請問關於 soc encounter 的 clock問題

kerberos

我想請問有關於SOC encounter的clock問題。

) O/ T7 r. g( H我有一個vhdl架構,以"圖"為例,有三個clock訊號分別是以clkin、timer_clk、seg_clk命名。

因為clkin之訊號是輸入腳,撰寫io檔時就會定義到clkin之腳位,於是執行Clock>>Clock Tree Browser時只有clkin之訊號。

但是內部的clock訊號"timer_clk"與"seg_clk"則是要以何種方式定義才能規劃,
' y2 y5 K% g6 v+ t
使其訊號為Clock Tree方式呈現??是分別需撰寫至io檔??還是有其他方式完成?

  P, ^$ u6 B0 _希望各位能給點幫助

PS:
3 d9 w6 D6 n9 C0 _: y程式(.VHDL)如附件 用Design Compiler 轉給 encounter
9 b" p1 M4 L1 ?9 c- |- O1 [圖是timer12disp.vhd的原始架構之一