2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
3 _, e3 k2 r( ]8 N8 \! t7 v( g然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
所以想請教各位先進 正確的電容該如何畫
話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
/ O7 X' i; E& p! s
# p) M" _# Y4 z我附上我最後的布局圖 請各位多指教
) p! B- t4 K4 {( L! k5 O

bernie820

當然可以當電容呀...
( _; v( }1 f6 k  V# u7 K( u在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
否則lvs決對過不了!!(電腦是很笨的)
9 b" N, d) \8 ?不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
. F" I3 B2 R- l8 v' h因為一顆電容就可以遠大於你所有邏輯電路的面積
8 W; |$ ], f. X& U7 q不過我沒看到電路
所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)
, V! W, {5 F7 W$ z. r4 r1 x* k# e$ i
若你用平行板的電容外圍要加保護環!!
9 E% J4 g  v+ W3 H! N
我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
然後想像一下電容的樣子
1 `& U( [( E8 m3 I5 w一定會有接點接出去
9 r! {/ o$ x4 h2 M( ~8 J所以或用via 或contact接出去
但最大問題一定是w/l 要去算一下
0 a+ i$ f8 o: e; G
! t& j, f1 j* N9 N8 W- _5 c6 P你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
; P; H% Q* j8 }通常會有一些些些誤差!(很難完全準)
3 a" g1 o1 }# P0 y* \9 K# }/ w
打的好累= =zzz
多去網路上看看吧~
製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
2 H' N  y3 A0 D1 M* D! ]. G
爬一下文 應該有相關資料
2 c2 R/ l% A& J0 o% V% W" D2 M0 o8 \
面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
可是LVS卻說這電容短路..所以我不知道我少哪些東西
) }! ]" ]! T2 a) I這是RULE給的電容值算法
Ca = 1e-3         // F/M^2
Cf = 7.5e-11      // F/M
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)
$ ~) j& C- A3 ]% t- y6 v& r
& W* Q! Y  }: Q: C論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!

: V  }+ E& q- ^: ~4 U  q" g; r我大概有看過題目但我不是參賽者!
7 F, }$ g- ]7 C$ {- p
電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)

( h# s2 W4 c1 ]數位積體電路可以用mos來等效一顆電容

0 b1 y. `! k- y$ {1 m, Z也就是將s和d極短路而g極連接出去

這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容
' U7 e" y; x3 H" q
+ Z4 n7 Q( O  {8 R/ T$ Pw/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值
" u+ V" ^8 d$ B
( f5 t: E, y) T& y1 [* _' \不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
, H+ u5 Q! n) t( E5 \' Q
+ Q& G& B6 H, t3 q  {當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
$ s: B3 @2 A& u" D/ t* ]畫好發現我Netlist要怎麼指那個MOS是電容
然後看一下LVS的RULE只有一行定義電容名字
+ W- }: I. m! f2 ?$ _c. MIM Capacitor :
$ J7 s3 `4 H  M# b3 i  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
就沒了
( H2 Z- E2 d# q* ?8 D+ c所以好像沒辦法把MOS當電容
0 `/ j4 l% \6 s7 s8 {) Y- W* `順便附上我看講義上的電容畫法是否正確
* V. ~1 x6 v8 U0 I

lunarsama

1 v5 n) c- m3 f* Z$ r1 D, C
  z& |% N" _2 _清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
: _" J* b5 S4 [' `星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
* X  N5 o- {8 ^3 S3 {星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
索性做一個試算表好了 也比較好找電容值
  Y+ f  P' R6 a% D! g+ g' R4 F做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
1 C: R) x+ G: m5 \# g% C5 cMOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向
9 X# G+ O& X9 p% t: @4 {% {
不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數
, G* @8 F  ^' R
* t, L" U; M; j0 G# G最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確
* Q7 W5 U- _6 [$ \! `1 V
8 P! Z5 \: D( n7 G順便把CIC電容表貼出來吧 看有沒有要吧

bernie820

一起多研究吧^___^
( W8 w9 E; \5 V) P) e! _
不過看你得電路畫法
* f/ L! }8 Y& h& P- v% E, f
感覺像是數位電路
* Y0 L- a1 ?* m8 w
p在上n在下

/ `- g/ k. I/ T$ T呵!

yuany

都说是电容啦。。那也得看上去像电容啊
: a, S2 y# z- j2 I* z! z5 \画两个大的MOS管就好啦 fingers＝2
比你那样好看多了

lunarsama

我有去問碩士的學長
6 ]# Y  m7 Z0 [6 F: e. h1 I8 V他說今年CIC的design rule 只有MIM的電容規則裡
9 \! ~) j$ T! C5 g- ]其他種類電容都沒在design rule裡面
4 p' l/ D2 g+ ?. b3 ^6 g) j9 r所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
那就很有可能!!!
. n* i$ b! X! ~
+ l" I# R2 B" v0 v- ?5 E+ K9 n( H1 e你說的design rule 過不了
' k4 U# \0 X/ G我想你是說在cadence 中是用MIM電容
& ^1 `* [  e2 L( |% |9 l但佈局卻是用MOS等效電容
- B+ z, G# Y) E! K
這樣是一定沒辦法過的!!
& U: [( D  p, i% f
) ]- V" ^7 P2 y但是...如果在cadence中就用mos等效電容
" |, T8 q% V: f/ C+ h7 P, X) \那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
那個老師說用叫的...是要怎麼叫阿...
( J8 q! q4 n; F  {該不會是叫一個NMOS或PMOS
, C6 ^& w4 @, g4 |( v. r然後再把S端D端相接
. M; G8 \1 A, t# f0 R在去算他的L、W、Cox?

egg

回復 3# lunarsama

& o- g/ o- {. W8 S, d
    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
3 Y4 W/ f4 F* U1 {, a. ~; ~我幫您看看是哪邊出問題