|
我是數學系畢業的, 於民國90年轉入IC設計,
+ W: X6 m; ^* V7 l) c4 {撰寫Verilog確實不難, 大約半年就可出師了,
5 i! _9 e$ Y! D又加上有FPGA可以驗證, 所以出錯的機率著實不高,! c: X- k6 Y; B( A% M4 v, p# J. S
但那只能說function work, 要達到量產, 還有一段距離,* i; h5 z1 v' m' {( `. @8 J: k* `/ W
以下是我經驗:
) o5 ?- D3 i) b% `! `1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
% B3 J+ C; ]1 S* `6 l7 v" K" E. y 最難的就是analog與digital interface,
: e" B- [& v5 w" s0 c' E, ~; h 常常就是analog simulation ok, digital用FPGA verification也ok,
( l8 k3 B# K+ L0 {& K% o 但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.: m$ j% r0 d" @
2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,
$ W, f8 D2 @# y! @& { 但要怎麼把die size縮小, 那就是一門學問了., e/ i' q/ c; y1 f5 m
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,; ?% A3 r7 m& p
但要怎麼把測試的覆蓋率提高, 又是個挑戰.1 e- X5 T' `8 H. ^9 Y0 D- s
4. 另外, 還有一個重要的課題...EMC,/ _, d: K; H" b" r; W' ^
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.
$ Y; f+ |6 u+ Q, r- B4 q5. 最後, 雖然有tool能修改code降低power consumption,4 T( w: i0 M/ C" t: g+ q
但不注意對正常function有時會影響到, 所以需要一些經驗值.7 e' b2 x; t/ }$ C; |& ~$ F
以上就是我的看法, 給大家參考. |
|