PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
  K1 W, T4 c" `$ d6 l! H# f/ z對於TX端有任何的影響嗎？
8 Y, U1 {2 T/ S
+ M# w; N! ^: R* ^$ v. p因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer
- J) Y" L/ \6 R8 ^' M1 L& E
" E1 h2 j% e3 m2 l混波之後，由於干擾信號太強而pll的phase noise又太差以致

snr不足。

- P0 S7 A$ g4 M  o所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
4 @8 Z- y" G* G% q像SATA, or USB就有明確定義TX的eye diagram要在多少之內
. P; w) X$ v! c/ I: T而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
& }; W6 v8 P4 R8 y$ |其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的 ...
) v! j5 [/ t/ z6 l, i* vfinster 發表於 2009-11-26 09:26 PM

# z3 p4 u; h$ Y8 F; B* h" }
* ^0 T3 G, I1 |8 U1 z, s% L聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
- C" c) C7 g. H6 k2 ^8 \3 a+ v因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
總頻寬3MHz，子頻寬300kHz
# B! U5 s3 @2 S: k; H8 GProgrammer / Controller Unit
Receiver noise bandwidth 200 kHz
Antenna Gain Tx/Rx 　　　 2 dBi
/ m) c  \3 F3 SPower Into Antenna 　　　-22 dBm
Tx Power 　　　　　　　　  -20 dBm EIRP
5 @5 y9 s2 T  ^  y2 @9 JRequired SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
Ambient noise at receiver input  20 dB above kTB
; [- C& \! V. |- o8 ~9 zReceiver noise figure         4 dB
" \7 A8 d9 \# Z* f$ h( V% |跟傳輸上的耗損
Transmission Losses
! p! ^% m1 O' J9 UFree space loss at 2 meters 30.5 dB
Fade margin (with diversity) 10 dB
Excess loss (polarisation, etc.) 15 dB
Building penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
+ T6 v0 B. d  ]% kTX的部份確實比較care eye-diagram的好壞
  b8 r4 p3 w! K( h1 u$ jex: rise/fall time, jitter
2 o. _  q" {7 V  c知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。