|
本帖最後由 jacky80109 於 2011-9-26 09:47 AM 編輯
7 o0 }3 w8 z2 E' O& S' ~( u: [/ I; Y- Y! N* l& g0 n+ @1 V1 B
回復 10# 小包
; n& p9 H' L1 w9 n4 ] q$ _$ g" A, }6 R6 r. t, ^! q
* Q2 N. Y: S3 J
n+跟nwell是不一樣的東西,n+濃度較濃且深度較淺,並且有od的地方才有n+,nw是只要你有lay nw的地方就會被做出nw,不管上面是否有od。nw接gnd會怕漏電是有原因的,以較有名的fab廠來說是不會有這種問題存在,但關乎rd所設計的電路。撇開電路架構不說,我們就曾經遇過製程技術比較差的fab廠,因為psub的濃度沒有調好,造成nw和nw之間漏電,你想想,假設你這個時後把dummy的nw接到gnd,附近又有pmos接vdd的nw,是不是就有漏電的疑慮....
: [9 _, \5 H( Z8 M* R# t; c
5 t' Y0 {9 Y: l1 b2 x% d為什麼這樣皆會有漏電的疑慮?你指的是說nw<dummy>和nw<不是dummy>會漏電?那漏電和p-sub的濃度為什麼有關?p-sub應該是gnd~nw應該部會接到比這個更低的電位吧?小弟有些不懂?8 @ y" d; a1 y" W+ W7 x, c( j
請大哥解惑一下~感恩 |
|