|
本帖最後由 jacky80109 於 2011-9-26 09:47 AM 編輯 - Y; | r; l; h# k
, e& Z- M/ S% M J& ?回復 10# 小包 * t2 ~6 j4 a( M3 |' ^, U# m7 q
6 s$ c4 [( Q6 E8 i; j& X6 a) u& e5 N; x: d: a& ^$ O+ T
n+跟nwell是不一樣的東西,n+濃度較濃且深度較淺,並且有od的地方才有n+,nw是只要你有lay nw的地方就會被做出nw,不管上面是否有od。nw接gnd會怕漏電是有原因的,以較有名的fab廠來說是不會有這種問題存在,但關乎rd所設計的電路。撇開電路架構不說,我們就曾經遇過製程技術比較差的fab廠,因為psub的濃度沒有調好,造成nw和nw之間漏電,你想想,假設你這個時後把dummy的nw接到gnd,附近又有pmos接vdd的nw,是不是就有漏電的疑慮...., q( _3 x. q7 Y- l; }
2 Q/ y- L, l+ ~; Z# n7 X
為什麼這樣皆會有漏電的疑慮?你指的是說nw<dummy>和nw<不是dummy>會漏電?那漏電和p-sub的濃度為什麼有關?p-sub應該是gnd~nw應該部會接到比這個更低的電位吧?小弟有些不懂?8 {/ P! n8 H( U6 s& Z
請大哥解惑一下~感恩 |
|