本帖最後由 jacky80109 於 2011-9-26 09:47 AM 編輯 8 H5 P! z! S' z. H% H7 G1 p4 X3 S$ v7 Y 回復 10#小包; f- D9 z3 T9 e7 O8 V) M: i8 g
/ s ?! ?7 F; k% c! A
6 S0 z8 ^* B9 v n+跟nwell是不一樣的東西,n+濃度較濃且深度較淺,並且有od的地方才有n+,nw是只要你有lay nw的地方就會被做出nw,不管上面是否有od。nw接gnd會怕漏電是有原因的,以較有名的fab廠來說是不會有這種問題存在,但關乎rd所設計的電路。撇開電路架構不說,我們就曾經遇過製程技術比較差的fab廠,因為psub的濃度沒有調好,造成nw和nw之間漏電,你想想,假設你這個時後把dummy的nw接到gnd,附近又有pmos接vdd的nw,是不是就有漏電的疑慮....% A& s$ @- H" M; F