本帖最後由 jacky80109 於 2011-9-26 09:47 AM 編輯 ; L$ R, ~ z, \% G
$ Y+ z- @) N6 k) g6 b' V 回復 10#小包 . y6 x* h9 r1 Y3 z* Y3 S: n/ u. m m) _! g1 \
# n- k$ G. z0 e3 M n+跟nwell是不一樣的東西,n+濃度較濃且深度較淺,並且有od的地方才有n+,nw是只要你有lay nw的地方就會被做出nw,不管上面是否有od。nw接gnd會怕漏電是有原因的,以較有名的fab廠來說是不會有這種問題存在,但關乎rd所設計的電路。撇開電路架構不說,我們就曾經遇過製程技術比較差的fab廠,因為psub的濃度沒有調好,造成nw和nw之間漏電,你想想,假設你這個時後把dummy的nw接到gnd,附近又有pmos接vdd的nw,是不是就有漏電的疑慮....2 U8 \/ k+ F% Q3 b