Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
, N5 `: |8 c- m9 V, ~( F現在跑fully differential感覺問題非常多 @@
' q6 K& [/ h: L0 S% w
5 N8 O) N0 t' B# K我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
" p9 s) s* o, S, t( \( m1 F
1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號
. y& y4 f" i1 ?  F; L$ c
& H: e* T+ l. ^; x+ H# p*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
3 B! J4 l5 l: {4 c/ x5 n' J4 }

這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？

' v1 t9 e0 k( o& {/ i

% b7 l  B8 w4 `6 N" W+ p
2.求雙端輸出的gain
: d, {. R. J0 C# M+ H: o8 s8 }
; q% _7 ]2 F  J1 _3 F8 U- s*讀取輸出端的描述
. S; [$ o3 `+ P$ D3 K3 {" q.print ac v(out1) v(out2) v(out1,out2)
* D2 O0 l0 d: I0 i3 L.probe ac v(out1) v(out2) v(out1,out2)
4 E4 S7 u" @% h' S4 Q.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑
9 O3 Z1 @$ \* u. W4 w* u& _$ W
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
( x  g- b5 r- E" \+ Z$ C這到底是為什麼阿？
: f/ o8 x  i( e9 y(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
# S& E/ G  n# Y4 Z
  ]# g6 }& e( S/ B2 L0 M6 i
5 O8 k5 Q$ z; ~" x* F再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？
; N4 O, B2 g% K

; B( A' ?4 G1 Q' U- U6 r& Y
$ i; R1 m3 O/ m6 \/ u3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
1 ~9 e8 L, _- C9 Q單端的時候直接下 .tf v(out) vin
/ ^& }/ H0 k6 _( `8 Q$ G" l但是雙端該怎麼寫？
+ {7 L4 ~( ]4 U7 ^8 s( x另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

' G; C+ E9 K* U. f0 K還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
8 \& B. [9 V3 [; Y/ q0 T9 h為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
9 v5 G: J; C) f+ |, v0 Z3 n

, P% {3 ]/ a- l/ o2 p3 k
- t/ ~" |0 a- D# J- b
4.輸入共模範圍 與 輸出擺幅
) [7 l7 c# _* _& X
, |- o  S; F% }% Z這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？
1 h- P8 [, h1 s+ w
7 B) g+ x' Y2 D

6 t: f7 s+ Q% V7 P" P3 e' Z' o0 k
9 A7 E/ r/ B. l% w以上問題
  X, j+ c8 |/ w8 F( K/ s; I5 ~請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
* C1 X# n( B9 v& `. X最後想請問一個寫netlist的小問題
4 T  I9 I% ]# L, `在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
/ ?; o0 F* D- Z$ ?" A# r  q# `8 Jmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
# R8 J* |0 L+ _; L如果不用下面的寫法會有什麼缺點？

/ D! w0 a  E7 ?7 ?


附上小弟寫的folded cascode(輸入為PMOS) netlist:
% r6 {. j( C; q, H! ^- g* r
8 o% k8 w! n& q. n6 G+ g6 Bfolded
1 M; Q1 @$ f6 P- P& ~.global vdd vss
# X9 I3 ~) c7 K, m6 A% Y
.option acout=0

.option post=2
.option probe

, Q, {# ^! x6 s8 d.protect
.lib ./rf018.l tt
. `* w# Q3 ~' J' x.unprotect

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
; G3 P3 L: w( b# Z. G* lmp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
- X3 T3 U0 z& t6 Z8 emp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
+ c* i5 U' S! P5 S, Bmp7 7 b1 vdd vdd pch l=0.35u w=50u
' n# s$ g2 D- \& ]9 r! emn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
: A' z4 ?, E5 C7 gmn3 1 b3 vss vss nch l=0.35u w=25u
% |/ P4 t$ b; ]( ymn4 2 b3 vss vss nch l=0.35u w=25u

; e. P3 i- {. Z; H1 w* t*輸入端的描述
# d0 n2 q3 L) ^  nvd 9 0 dc 0 ac 1
$ V7 ?2 h$ ^4 a, Revd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
9 ]5 a  p4 Y  C1 R7 ^( ], u# i9 [vcm 8 0 dc 0
* {) v" J% e  ^1 Jvdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v

& Y8 \3 f7 G' y! ^! S& q6 x) Dvb1 b1 0 2.4
vb2 b2 0 -1.2
  L+ o0 s& R0 @% q& J6 a8 u* dvb3 b3 0 -2.4

.op
* O1 W# _2 w* W' {3 `.ac dec 10 100 100g

: u- U, R, p# R- p+ z) }*讀取輸出端的描述
3 s% d4 i9 c+ ?2 O6 k.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
. W3 G9 r3 g. W' s# f' \2 g0 x.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

9 E7 _# y& t, ?1 {8 K7 b! w.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
! ?- o8 C  k0 P可否請問一下這是什麼意思阿

rice019

Gain差兩倍
' S3 p7 ^0 `" o3 [# B2 e因為是你實際上Gain是看VOP-VON
+ ~! y2 F, S. V. }7 [; m差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
! B( g7 D% A) w# [2 v. ^& ^( jmp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
# Q9 Z- [1 f4 Z這兩種寫法有什麼差別嗎？(模擬或layout上)
& q  ~* ?" N- M. B8 P======================================
我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
# L+ @6 b( c$ \2 i* a例如...pch.1   pch.2 所以裡面有些參數就不一樣
: ?$ J7 l2 n# T" r像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

% g  `( }9 u& B7 L: Z以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
' |, F- ?3 h( z希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
8 o4 @  Z) C3 t/ V3 ]: K0 x( p- c2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
6 V) l4 a" H% K: R% n5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
% S* }$ }9 ~5 c  E$ h" f謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~