Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 28399|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到
6 v  Z; i) a+ ]7 M* {5 K他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。% E4 W% o( ~3 v+ t* m: Y
至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏3 分享分享 頂8 踩 分享分享
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同3 L! d9 e0 ^; x0 y  Q3 g) z& ?
而畫的規格 W L 要看rd設計   ) G+ P6 _6 t, [
像大電阻就是由一堆小電阻串連而成  怕失真
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻
, d0 i, X9 O9 c6 T* w1 c8 T+ s. G最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD 8 |4 L# ^5 z; I& a' f+ z9 `

3 N7 u9 e5 G$ U# i: h它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除
" |$ {% y, \4 u5 ^. Q$ J( T, }3 y  H7 s1 x) Q0 X& O7 c$ N
電阻率的科學符號為 ρ 。% L: c. S* E3 F# ^) u
& k& b; E+ `. |6 R6 i, _4 U* ~
已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:7 C2 E+ a/ x, z3 D+ J  y) |2 j

- `5 i8 h$ f) j8 |7 R R =  ρ  L/A
/ s% C$ W& j6 F* @( H2 O5 ]: w
* Q9 L' P; v7 N+ ?9 t0 M7 Y5 G6 I電阻 R 單位為歐姆
3 W: o0 B  b8 N; T0 n. Z2 X長度 l 單位為米
+ l# p. k& E+ b截面面積 A 單位為平方米
/ [9 C; M" r8 l' s/ ?. M電阻率 ρ 單位為歐姆·米
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)
( x( @1 j1 i+ e# O& z6 J% x或是看design rule 也有( h* r' U* z: i/ i. E1 N) ]7 Q
! n/ o+ d4 g0 S3 s5 f9 L! R
我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)
: U/ H, Z7 X/ u& N# }* b* R要自己讀一下唷
6 R% v1 ~) L' W8 S; u
% G- o4 b* |1 r4 Y. i9 ]7 L& G希望能幫到你
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤
0 z7 F* W! t* y& b6 W也有可能是command file寫錯2 r4 Y2 r) \. G/ j
看看command file裡element res[?]是如何定義
0 H( U6 I- N0 r9 e( X再回頭檢視Layout,這樣會比較快唷!
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層
5 f  X" c; x' L  M( \4 P0 _2 ~查看一下command file
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um
8 e& Q, U5 K+ o0 [( {1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly9 }( @- @+ ~8 b+ X- o) l# ^& Y
   即 poly  在 整個  n+ imp
8 a0 k6 f" i" L* G* A- t4 {) o! U0 w2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um6 ^7 B+ y3 c9 [4 J! k7 j/ W
3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um
* L* w0 i* }# N4.跑DRC LVS --- >完成
5 _5 U( i- u8 f& G  v6 P* d通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file* C7 Z' R8 t8 C
有加 RP_DMY 的 poly 才會被當成電阻
' r) V) {$ }; t  E/ O/ f+ n  l而cont & metal 1  是用來當電阻2端的接點
' X$ z$ a' \/ O% F  ?接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫2 j5 Z  L/ j% l/ Y
然後你畫電阻的話要注意1 I2 X0 j5 @3 S; I+ M. G
他LVS是從R_DMY所畫到的範圍來判定電阻值8 W9 A5 O$ [6 D5 z; l
電容的話你除了計算面電容還要考慮線電容
0 a1 j% U# [9 h2 H5 D當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了
; D: Y" V9 ~/ _: G竟然忘了電容可以用叫的了
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000 / V/ s0 ]3 Z% j" ?% E

. N* E' K: J& a; R0 }. e/ |* s3 z4 l  U6 f1 b
    這樣你就學不到東西了....
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-8 05:25 AM , Processed in 0.166010 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表