Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 28326|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到
+ I) V0 X6 K. {9 S+ r) }. ~他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。! r1 n; K3 c" H! B$ \5 l
至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏3 分享分享 頂8 踩 分享分享
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同
+ @% |- ~& m+ Q' h9 g而畫的規格 W L 要看rd設計   
  D: z' }3 E, ]! U" `. d" P像大電阻就是由一堆小電阻串連而成  怕失真
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻
4 {: B* e- r7 B最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD * y( q/ U, ~* \$ c/ r6 [
7 x/ v/ c) `$ C; D# m3 H
它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除
3 z( A. H8 F4 E  v. v/ j* [, C0 f
# ^, b) r: U7 j5 C+ i+ |電阻率的科學符號為 ρ 。/ P0 U( l7 ^$ m$ v/ C, {5 J, ?

8 E* ?2 `6 s+ r7 Y4 t" W, w7 ?已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:$ |1 x& x2 O/ t+ @$ I# v/ T1 W$ r

8 T! @  |" D( |" l R =  ρ  L/A
" r" M, `2 u* z$ G: Z7 w% V6 w3 b, m+ _+ j# b  j0 a
電阻 R 單位為歐姆 2 w2 V) [" A* U1 R
長度 l 單位為米 ; Q9 I. Y5 ~: t7 f0 e6 a
截面面積 A 單位為平方米
% A( C" D( _# b電阻率 ρ 單位為歐姆·米
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)& e( S$ p$ d* Z  w2 o9 N' `+ Q
或是看design rule 也有
8 u$ H) K% |5 a) X1 T' u1 X$ p4 L2 y
我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)
8 i1 z# e/ s+ Q# u* o5 {8 X" Q要自己讀一下唷8 x8 J/ D9 t1 X0 d) F6 j2 L! O9 v
9 S( c* A, g' w
希望能幫到你
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤' A3 k  |7 h8 G! L
也有可能是command file寫錯/ M; s9 w) F1 C2 [
看看command file裡element res[?]是如何定義2 ?" C# e3 R4 A' [$ k% ^& M# t
再回頭檢視Layout,這樣會比較快唷!
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層$ u  ~$ N/ j+ y" O- x6 o: g! Z& x' i
查看一下command file
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um
$ y& L9 p5 v+ z' e) U1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly+ ^, g" b/ _* L9 r. n( A& s
   即 poly  在 整個  n+ imp
' F0 }% c( v  `, \1 S2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um
; f! b5 r. ]1 _" N0 h& G- ~3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um
$ l# ], @7 w6 G4.跑DRC LVS --- >完成
! D+ a4 L/ t5 g8 j" D9 O通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file
+ z2 ~+ {9 \7 h7 S1 B# T有加 RP_DMY 的 poly 才會被當成電阻( W4 ?; N+ i1 _# y9 d' U/ [) D, N
而cont & metal 1  是用來當電阻2端的接點
% [* w" h1 V7 w6 v, K接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫& k+ n% n3 G! [% b0 ?. ^# L
然後你畫電阻的話要注意
- }+ ^' m. a6 o# c* t* j/ l他LVS是從R_DMY所畫到的範圍來判定電阻值' d. g! ^4 H# b0 Z( ^; o
電容的話你除了計算面電容還要考慮線電容
& m$ J* B$ N* Q8 V/ d) c. Z9 m& i- E當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了, I, r1 E# T0 r9 M% B
竟然忘了電容可以用叫的了
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000
1 w: X* x; ^% l/ m4 \$ B0 ^$ @# O$ W2 l

6 P% l* Y2 l2 U& j* o    這樣你就學不到東西了....
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-7 04:18 AM , Processed in 0.160009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表