Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 28365|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到$ \8 D1 p$ A: B, u& O
他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。, w7 v. ~! p  Q: I' R$ N. ?
至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏3 分享分享 頂8 踩 分享分享
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同) Z5 r6 m. a- i1 O" }
而畫的規格 W L 要看rd設計   
8 X' M4 I, ?, X1 a# v/ t( H) y# F" d( L像大電阻就是由一堆小電阻串連而成  怕失真
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻   Y  K) r( y, w( C( g
最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD
( i9 ^+ r/ y9 z1 `: a9 x, K8 _( n: ~% @- v) `$ d
它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除
8 T+ I6 X  l  K: F0 ?
$ I/ \/ j6 J, f6 P9 |1 I電阻率的科學符號為 ρ 。5 Z& l/ j. M/ D/ h0 y

# v# z* ]' U( L$ k! E已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:
; B5 _9 A/ L5 ?+ [! U. K+ Q" {, r* U0 ^- z. ]: |3 B  D
R =  ρ  L/A
2 I) X( N8 Y1 y0 P. e# b) \$ M- ]* V( ]" {3 n: J! i
電阻 R 單位為歐姆 2 q! ^; z% r+ {+ K( E" s- Q" k
長度 l 單位為米 9 Q8 y% u5 O* t
截面面積 A 單位為平方米
+ s* N- f, d0 v  f電阻率 ρ 單位為歐姆·米
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)3 S" [( T- V; V  S3 k
或是看design rule 也有& Z- h$ _. u& j, Z, ~8 N3 F3 Z8 W3 \
" V& a3 h; L( d6 M6 j, o4 ?  X
我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)
% ]8 \% O1 g; _+ J+ c& _! V要自己讀一下唷
* Z  Y" D3 c8 B0 F* d
$ a8 ]1 S+ i' p" ]% Z, q4 R  ]希望能幫到你
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤: l, t6 _/ J% [% a
也有可能是command file寫錯
' I4 Y( o$ m, V& z8 v, R3 ^1 P& s看看command file裡element res[?]是如何定義
" r! ~2 V( |. c3 ~3 b% i: C8 S再回頭檢視Layout,這樣會比較快唷!
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層  [% {, O2 J: {4 W, H( i, H3 Z
查看一下command file
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um
8 u. l5 j' T4 n: H( r1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly3 \( D, c( `9 Q8 t4 |8 Q
   即 poly  在 整個  n+ imp
* s4 k' {  L( E, Y7 J" ~8 [2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um9 z% r8 ?. \8 s3 ]! g
3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um
5 p8 U3 [4 a3 s6 H4.跑DRC LVS --- >完成9 U% k8 i3 h" w" B8 k8 b
通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file
$ {, \$ g& X* f3 H3 Z. n; A有加 RP_DMY 的 poly 才會被當成電阻2 ~6 B" f  u8 E
而cont & metal 1  是用來當電阻2端的接點# m- T( C  t& w& X; ?* F
接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫
, t/ s7 h: [' D4 }4 b然後你畫電阻的話要注意
& h9 p* x  l/ X7 s6 M# ], b他LVS是從R_DMY所畫到的範圍來判定電阻值
  }& _1 `8 n- i電容的話你除了計算面電容還要考慮線電容
3 g% @* C8 G1 |+ C% w& f! z/ S1 ^8 t7 \當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了, S- P6 W+ f/ R1 H- h. E" L
竟然忘了電容可以用叫的了
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000
2 X9 I2 p, V3 r1 p- M" B3 B+ M' V2 Y; e, p! U$ `  k6 s
; ^( R+ ~2 I$ L$ E' e  p
    這樣你就學不到東西了....
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-7 05:26 PM , Processed in 0.166010 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表