Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 28558|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到1 j. a0 W- c" j+ M6 J$ i+ z
他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。& k' u, j+ ?8 U" R
至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏3 分享分享 頂8 踩 分享分享
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同! T$ e8 u" A0 _0 Z
而畫的規格 W L 要看rd設計   ! r$ r0 s0 U8 F1 L4 Y8 l) t; Z5 X
像大電阻就是由一堆小電阻串連而成  怕失真
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻 8 {) c9 [6 F, ^% \& Z
最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD
& U+ Y4 `/ |* l: u
) }* S  U& S8 i4 A它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除2 ?% {$ i2 l3 @  |- ~7 E- m  B) x5 p+ P0 D
/ I3 V/ y; h/ s6 l3 D* q7 ]
電阻率的科學符號為 ρ 。. F! W1 n! B% ^2 x% T: H- J

6 r- l' Q4 c; C% N4 v4 Q6 e1 t已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:
5 x, r: f7 _. x+ L' d* B9 v: \( @: C2 v% e
R =  ρ  L/A. ?* z! H5 f1 W4 X7 o* I9 P
2 T% A; x, y) `( f+ Q; L: {/ {
電阻 R 單位為歐姆 ( a6 a! o! C9 L' ^: J6 g
長度 l 單位為米
" Y6 [$ n- @2 w  v' k! W, z截面面積 A 單位為平方米 0 T3 g& W7 ~% i, q* }1 l& h* R9 p
電阻率 ρ 單位為歐姆·米
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)5 ?  p/ u4 d$ e# c
或是看design rule 也有2 Z, t) K$ y5 I8 \, P7 d7 v$ l
+ t# l  I; i+ @8 y0 N
我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)* e* ]8 T' q/ d: q1 T% N
要自己讀一下唷& {3 u) G+ K$ F- i- b. k
+ m6 l2 R3 J: T8 F9 W6 M
希望能幫到你
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤5 \& y2 b& y4 W2 Z- ~# X6 p
也有可能是command file寫錯
! Y8 d5 T( @6 N$ x0 P1 l4 F看看command file裡element res[?]是如何定義" p3 f9 F+ |; g
再回頭檢視Layout,這樣會比較快唷!
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層
4 L3 G( I& p/ }! I0 V! P9 k  _+ @查看一下command file
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um
; j2 m" \% `2 h7 _+ h; V) }0 y1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly/ e6 D$ i( L" |9 r- L
   即 poly  在 整個  n+ imp
! [, z% H) l0 z6 G" Q9 a4 a% S6 ?2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um
- F- }' P( j, I/ m9 c6 p+ W3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um8 u2 Z* g1 q5 w6 q2 a" }/ B) u
4.跑DRC LVS --- >完成
1 ^- u1 F$ j: h* h通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file' r# o$ O: Y) b) D" E; L
有加 RP_DMY 的 poly 才會被當成電阻
2 Q" w% X5 f3 t* `/ a而cont & metal 1  是用來當電阻2端的接點
) @3 ~4 U5 ?6 M8 j0 F% O% q+ G接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫" z. y9 p% g8 B
然後你畫電阻的話要注意7 O3 H! s9 D2 X
他LVS是從R_DMY所畫到的範圍來判定電阻值2 ~" ?9 g% @0 X6 @3 `7 q% K
電容的話你除了計算面電容還要考慮線電容
0 O! B9 a: W- j, f* h# J% E當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了
- b1 i& ~4 {" X! o3 N  S4 b% j6 I3 n竟然忘了電容可以用叫的了
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000
7 b4 z: b( k: O0 X  ]6 j4 K+ {3 S7 Y: ~. {
2 G! ?  @! s9 z8 p1 e
    這樣你就學不到東西了....
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-10 02:08 PM , Processed in 0.174010 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表