Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 28375|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到  a1 ~5 Z7 d: \, w6 K  c
他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。  l5 Z3 H: Z, \0 `" l+ l) r2 j: q9 e
至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏3 分享分享 頂8 踩 分享分享
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同/ X& E7 ^" W, i7 Y9 J5 u& k5 E) O# p
而畫的規格 W L 要看rd設計   ! r: ~1 b' Q! j0 F' G( i/ s: Z7 ~
像大電阻就是由一堆小電阻串連而成  怕失真
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻
/ c; T! d2 m3 t* }, G9 B7 V最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD $ s3 m# j, r  S9 I3 {& o+ R

( m! D! Z  I4 i% |7 T% l. L它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除
* j5 O; D' R2 z0 X/ Z2 o- }/ n1 D
3 e+ ?: @8 \$ [+ `% D0 z電阻率的科學符號為 ρ 。; O6 N* t* |8 J% A

: v- J9 Q1 R# g9 ]( K  @7 ^$ M3 S已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:* L/ Y& I# r' [/ z4 C
% X& f1 {7 V1 ?9 t( b& a+ d
R =  ρ  L/A: Q; v. Z, Q4 Q1 g$ J* j$ T
* E3 N3 j* w4 V- E4 c' |
電阻 R 單位為歐姆
" F3 `  Z2 W) o) C長度 l 單位為米
+ k) y% o6 S7 s) T( q# `截面面積 A 單位為平方米
. z5 i9 x; V, u: C& |電阻率 ρ 單位為歐姆·米
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)
* T# [% H# F2 i或是看design rule 也有
: e. ?6 {4 Q1 _1 Z) Z- l( W
* B1 K$ d9 Q' t% z! t! f我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)3 b8 x0 w1 G2 \& Z
要自己讀一下唷1 ]: @# X3 ^, I* S2 g

( n0 v4 N- g2 c, T1 J希望能幫到你
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤  F' ?' J0 J- v& Y
也有可能是command file寫錯2 n% E5 z  v" p) _) R8 s% N( \  i
看看command file裡element res[?]是如何定義7 s9 }4 m' H8 s( @0 I; T
再回頭檢視Layout,這樣會比較快唷!
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層
7 ~8 b8 k# F! s9 g' C( p查看一下command file
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um
0 C9 s/ V1 @" G0 x( f1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly
( S8 k) j! h5 n  A5 e- s2 N   即 poly  在 整個  n+ imp  T% h% x+ w, v' p. n- O3 i4 E
2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um
9 Y0 A0 L0 ~/ b0 d  n0 b3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um
' R$ Z# @1 s2 }4.跑DRC LVS --- >完成& x7 M4 T. v6 S9 d6 V4 p% {
通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file7 o& o; X4 P/ a
有加 RP_DMY 的 poly 才會被當成電阻' \6 n1 C9 d& [2 w8 ]$ u' r6 T$ A7 V5 m* W
而cont & metal 1  是用來當電阻2端的接點; V, G/ v6 J0 L% f& K
接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫
2 K  u  ?8 |: O+ }1 c! L& p, S然後你畫電阻的話要注意9 a' T: b- j$ v
他LVS是從R_DMY所畫到的範圍來判定電阻值/ _" D  C& K5 \. A6 x* z3 Y" U0 @
電容的話你除了計算面電容還要考慮線電容; D" Y) g+ E% R& y
當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了7 L7 J( u( A4 V
竟然忘了電容可以用叫的了
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000 ! R, `6 ~' e6 E8 ?- w, n
- N; C* L3 B; F5 _  F

) M8 n0 P0 R- `1 S    這樣你就學不到東西了....
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-7 09:06 PM , Processed in 0.172010 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表