Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 28255|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到
. N/ w6 o' {0 [0 d# o他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。$ v( U; r% B# D' g1 Z4 `4 }( K
至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏3 分享分享 頂8 踩 分享分享
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同
: A4 i. D0 e. r& F) F; C而畫的規格 W L 要看rd設計   . [" }0 [0 w7 e& N, ~* `: H8 g7 n
像大電阻就是由一堆小電阻串連而成  怕失真
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻 3 e1 G8 h5 @) W- j' Y. r
最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD % w0 v" a7 M. O4 ^3 S. c# h1 o: z# M2 f

7 d) T/ |% {0 n它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除# A) C" W& y7 b- g: Z: R9 W( `
9 M+ m& E. D5 K& ]# [
電阻率的科學符號為 ρ 。
; [: W/ k" ]8 @- J2 ~, D, {: U# [. d) O  @( [$ G5 ~% w
已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:
+ _2 I1 [0 E# R+ _5 \8 d6 |/ w' t  O! F+ X4 A! Q3 a+ c
R =  ρ  L/A% j2 B& z+ i' [4 p
+ }: O3 ^2 ]; I1 U, u
電阻 R 單位為歐姆 6 Z9 h- d8 e. e
長度 l 單位為米
  B% [/ H% ]& ~+ p截面面積 A 單位為平方米
/ a' [/ h! m/ N6 G) d+ \- h/ b5 \' ^電阻率 ρ 單位為歐姆·米
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)
+ {- l" p% _1 N' b8 x2 s或是看design rule 也有
& |. l! J: g( t8 L7 }2 \. i6 b6 D5 i) J
5 U; M& A- X7 t+ ?( O! |我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)
* D. E# z+ N3 z0 {6 j要自己讀一下唷/ n% n: M& d* D4 v, @/ P2 w

( q1 m/ o  A1 y! \/ F希望能幫到你
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤
  L5 a5 N2 v' b7 Y. {: k也有可能是command file寫錯# P6 t3 a& P" }3 @
看看command file裡element res[?]是如何定義) s, P- G, E( [9 b
再回頭檢視Layout,這樣會比較快唷!
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層. i! H. V% {( q7 X# U% e
查看一下command file
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um
# o* v- f1 [" ^( v& x9 {1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly7 r3 z0 l+ h0 }9 I
   即 poly  在 整個  n+ imp0 {4 r+ M6 Z$ E" m% ^
2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um+ R% Z5 V; l' f) {- Y3 X, ?# z# y
3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um& @% }! G; X; P8 I3 E1 \" V/ k# x# ]
4.跑DRC LVS --- >完成
1 |5 D- T0 y/ ]. F通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file$ Z! }* K/ U6 r5 s, i6 f" R6 b6 C
有加 RP_DMY 的 poly 才會被當成電阻
1 p$ O9 d" I' g4 k  J而cont & metal 1  是用來當電阻2端的接點
2 P- u% q: F, N) J7 i3 R接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫
6 F5 @6 r- B- d; ^2 I" [+ Z: C然後你畫電阻的話要注意
0 f. P0 Z6 [. d' d, I他LVS是從R_DMY所畫到的範圍來判定電阻值- t, x$ z' V6 k' {0 J  M
電容的話你除了計算面電容還要考慮線電容
: t7 f+ @5 j- K6 C4 Y$ y當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了
% W% L* c# p* |2 _* ^5 P竟然忘了電容可以用叫的了
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000 ' Y! J5 f! i: D2 K8 {) x' L1 \

' z# G7 n2 T4 u
; P2 t1 b4 F2 U2 [0 v" S    這樣你就學不到東西了....
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-6 02:12 AM , Processed in 0.162009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表