Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 28597|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到2 D) Z* M% F( t: Z5 P: \
他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。; C9 i* B7 n  O0 o
至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏3 分享分享 頂8 踩 分享分享
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同
) K1 D$ ?- Q5 B; \而畫的規格 W L 要看rd設計   
* {7 `$ \1 W# b# F$ N5 F* P9 L" I像大電阻就是由一堆小電阻串連而成  怕失真
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻
; Y8 S0 |% L6 q7 j! V) x. d最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD
; \6 f4 o& D" m  q% t1 j* O0 r$ K# Y7 w: y  V) f% y6 I) z) K# C
它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除" C) b  V* V/ q# s, y
5 m6 E% O4 }2 V% ^4 p$ `+ s/ ~
電阻率的科學符號為 ρ 。
' C( U' o1 J, Z) W
$ G* p9 @5 C5 T+ B# a8 K已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:
3 e, R) @  _1 p+ h7 R4 k1 H  ?
. _# y7 G2 I% B; a9 ?9 b/ r+ j$ h R =  ρ  L/A
( z. {+ G8 q; C/ g
1 I% c7 u8 g5 O  M1 a: E2 e電阻 R 單位為歐姆
( X, L! k' O" [; a" C長度 l 單位為米
4 P: y9 y# n( J2 G5 u截面面積 A 單位為平方米 $ e/ y' }( @; {* E+ p/ E# _
電阻率 ρ 單位為歐姆·米
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)& ?% c; ]) i+ V9 K" M  D
或是看design rule 也有9 Q3 o& ^: w7 }* Q* i3 Q7 q. _/ t

2 h6 t$ l: q( C) s我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)
, X3 A3 O  j( M3 F要自己讀一下唷
9 g6 `9 E& @1 q* b/ b. Q0 t+ r  D( x) L# s3 S2 w  ?7 g
希望能幫到你
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤
, q; ]& N" H! a5 W  k3 f7 n( L9 A也有可能是command file寫錯
4 ]7 @3 c( ~9 m: l! u看看command file裡element res[?]是如何定義# I) |! P5 a7 A* G
再回頭檢視Layout,這樣會比較快唷!
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層
1 A: `4 J1 l) p* W. I9 |' |1 j查看一下command file
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um
0 q  }- s  i$ f, A  `/ [; g' Z1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly
) J' ]) w) T# `, d3 x   即 poly  在 整個  n+ imp
9 h4 p: X9 c6 d+ ]+ L. s2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um. ^7 @3 a* Z' `8 _
3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um
- r. B7 n7 F6 X) X' p9 ?0 C4.跑DRC LVS --- >完成
3 k# E! ^* E* Y4 f! O% r通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file( o9 |8 ~4 W) B; L$ Q2 u' g
有加 RP_DMY 的 poly 才會被當成電阻
$ S1 D0 W- i$ @9 m; K2 `而cont & metal 1  是用來當電阻2端的接點5 c- j6 n) ]2 W
接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫
+ [" \  S6 \7 @6 E8 N9 N6 m然後你畫電阻的話要注意7 d1 u& V- t! g' Z/ G. r& f
他LVS是從R_DMY所畫到的範圍來判定電阻值. D2 Q. y" N% _# A0 e; i
電容的話你除了計算面電容還要考慮線電容
! t4 g7 Q& M+ b: Y3 `: S當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了- u2 t8 |- I$ Z) N( N# ^
竟然忘了電容可以用叫的了
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000
; y+ ~9 _) M: x& f/ d% k( J
  E# H9 V7 _3 R0 w/ J" S) d$ o9 a/ i# S* R
    這樣你就學不到東西了....
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-11 05:49 AM , Processed in 0.167010 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表