Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: st80069
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
101#
發表於 2009-5-7 19:00:21 | 只看該作者

回復 7# 的帖子

對於opa的設計架構感覺遇到了頻頸,
7 ?7 Y9 e1 T+ e. i7 G. r希望大大分享的這篇可以爲我解答疑惑
102#
發表於 2009-5-7 19:22:59 | 只看該作者

回復 79# 的帖子

當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF
/ G8 l- g' C6 u0 O1 G- l+ h3 I# ]9 J8 m- m7 Q這時可以將substrate改接至SOURCE端減少BODY EFFECT.+ ?& }. W3 ' C9 A" @# @" p

2 a2 g1 |0 Y  ^0 A: h$ G4 C--------------------------------------------------------------7 i6 c* E  A: K
小弟有一個疑問,我們都知道製程越小各種效應的影響也隨之越來越大6 z- B# w: R6 Q3 G/ l9 T: m( o9 {$ k
如同樓上那位大大所說,為了要減小BODY EFFECT的影響我們可以將substrate改接至SOURCE端,  K! E$ K/ |( L4 s
可是以LAYOUT的方面來看,ㄧ般來說我們以guard ring 接至電源端然後圍繞電路一圈以求電路受雜訊影響減小。
  e6 c4 b2 R( m' ?
* g) T3 L1 N0 r: B2 ?# w3 _4 i2 Y那麼當我們把bulk端接到source端之後,我們要以哪一種方法取代guard ring?
; B. s4 Q1 d0 f' x還有就是任何一種電路架構的改變有好有壞,那麼我們把substrate接至SOURCE端又有什麼樣的壞處?/ l& f, Q4 I3 S! A
. A* h7 p" r# P- ?, M
小弟實力不夠,希望各位板大爲我解惑。
8 C9 F5 N% `9 U私心希望能提供相關PAPER或是資訊給我。. B: d9 K2 M. J, T4 f- l5 o* x
跪求感謝...)
103#
發表於 2009-5-8 17:01:47 | 只看該作者
看大家的讨论,颇有受益!1 K9 T# q+ x/ j: R; B
对学习设计的人来说,很有用
7 R, `7 Z! {; q谢谢大家!学习中
104#
發表於 2009-5-12 13:32:53 | 只看該作者
substrate接至SOURCE之後,guard ring要單獨圍起來,避免其他substrate的影響
' d, T+ q6 X8 P  I7 {這種做法缺點是單顆MOS的面積變大了,在寸土寸金的chip中,很難容忍每顆MOS都這樣做
105#
發表於 2009-5-13 11:10:35 | 只看該作者
謝謝大家的討論和分享,學習了。下載paper來看看。。
& z6 T* U: @$ i: K( T3 u看來65nm的到60dB還是挺有難度。
106#
發表於 2009-5-15 10:01:00 | 只看該作者

关于管子状态

老兄能把管子的状态都发上来看看么?因为各个管子的状态都看不太清楚,所以不好妄下结论了
107#
發表於 2009-5-20 01:59:33 | 只看該作者
你可以再加一級P load
* y) ^* F) f- l, kgain 就會再上去一點: j( p* `# z" r: R7 L# V
這個架構大概可以到70dB左右
9 v, }% S. u: u( f) v可以翻razavi Op那章~3 i9 C" f/ A) J) l
裡面有完整的電路
% Z1 U# p$ }3 u3 o. B感謝大大們的分享~~~~~~~~~~~~~~`
108#
發表於 2009-6-2 22:14:26 | 只看該作者

回復 7# 的帖子

新手 第一次来看这样的论坛,以前都是自己看书的 ,来学习一下 呵呵
109#
發表於 2009-6-5 11:23:21 | 只看該作者

回復 7# 的帖子

最近在工作上遇到需要設計OP的場合,才發現OP雖小,但是所需要考慮的地方還真不少。
: _, s! U" _/ f* h( `( ?感謝大大的無私分享,讓大家的設計技巧更上一層!!!
110#
發表於 2009-6-5 13:55:48 | 只看該作者
大部份都是在設定上會出問題,之前我也有自己調看看,但是都不理想,先看看大大分部之paper看看好了...0 y6 ^5 [1 n9 R+ m. i2 T* l2 ~
多謝大大分享~~~
111#
發表於 2009-6-7 22:21:52 | 只看該作者
有資料可以參考嗎?; R3 r$ S5 L4 v
感謝大大們的分享~~~~~~
8 Z1 H! t, s( B
112#
發表於 2009-6-11 15:13:22 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

請教有關調folding_cascode 放大器的訣竅請教有關調folding_cascode 放大器的訣竅

評分

參與人數 1Chipcoin -2 收起 理由
frank822 -2 no response,no comment

查看全部評分

113#
發表於 2009-7-21 10:17:51 | 只看該作者
最近也在研究OP怎麼設計, 不過還沒什麼概念, bias也不知道怎麼設, 希望看了前輩的paper對我有幫助, 謝謝!
114#
發表於 2009-7-21 11:12:49 | 只看該作者

回復 1# 的帖子

为什么看不到图,单看文字看着好累!: y0 {4 ^" @& c) w8 p8 W$ J

, M$ b- {9 C. b+ N  v; k: z" b4 o[ 本帖最後由 semico_ljj 於 2009-7-21 11:28 AM 編輯 ]
115#
發表於 2009-7-24 14:51:17 | 只看該作者
thank you for sharing this material
116#
發表於 2009-7-26 14:47:29 | 只看該作者
各位大大~我的OP是two-stage的架構~而我去量測low voltage bandgap的PSRR出來的頻寬很低。; C0 }& D  K9 u% r
我想請問一下PSRR跟OP的GAIN是最主要的影響嗎?還有什麼也是影響的因素呢?
( Z9 A( J2 _  t0 `$ R: B6 a來去看看大大給的PAPR...謝謝囉!
117#
發表於 2009-7-26 21:58:08 | 只看該作者
1. 看大家蠻踴躍在討論, 確實已發揮'社群'之功用.
# r! d4 e% A( |6 \9 {! D2. 我同意, analog ic design indeed needs some experience.
118#
發表於 2009-8-23 21:48:29 | 只看該作者
多看看PAPER是有益無害的3 v8 \0 y/ e' b
尤其在做analog這一塊
119#
發表於 2009-8-27 01:00:23 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

小弟目前正在練習設計folded cascode opa
, o& W1 k2 V( o& ~( _5 X! C, _這個討論串令我受益良多呀
120#
發表於 2009-8-27 19:22:47 | 只看該作者
fold-cascode的opa真的不容易設計的好: M/ M# M. ?. p( s' D: k& |5 p
來這裡跟各位前輩學習如何設計
: R0 |% G+ O( {! y6 I謝謝大家的指教
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-31 06:49 PM , Processed in 0.128516 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表