Nmos的D端接VDD的用意為何?

Helena67

Dear 大大們~
$ o7 _) l6 }. W2 X, ~, v7 K7 |
/ W. x0 D$ v" |& s. T! R% d) G6 R6 A想請教關於Nmos接線問題~Nmos-A的D端接VDD的用途及意義為何?
% w" O/ }: _* E3 n, G/ QNmos-A的S端則跟另外一顆Nmos-B的D端相接(S端接地)~這樣會不會容易有latch up 的問題產生~
1 v% ^) V3 U  W0 ePS~以上這兩組NMOS不是在PAD的電路~而是在MIXER的電路中~
請諸位大大們解答~~感恩~~~

shkao0201

1. NMOS D端接高電位的電路有很多是用來當電阻,
2. NMOS D端接高電位,如果周圍無PMOS   則沒有latch up 的問題.

Helena67

謝謝大大~~~我會記起來的~~感激勒~~另外如果周圍有PMOS的話~~latcu up 的情況會很容易發生嗎?

shkao0201

如果周圍有PMOS的話~~latcu up 的情況會容易發生
: L& W5 N0 d% ?# B$ p6 C建議將guard-ring 圍好.

summer_hello

这种情况要注意ESD的问题的。要在接电源端加ESD 限流电阻。

zorro

老兄是不是看到施密特觸發器了？搞不好還會發現有一個PMOS的源端接到GROUND