bandgap無法將壓差降低

layoutarthur824

近日在調bandgap
可是卻卡在壓差不能降低導致ppm過高
.35製程
op db65
: P6 f+ w: h: q& [不知道毛病是出在哪  按公式try了很久壓差始終在0.4v
不知是OP還是帶差出了問題??
請各位大大幫忙


( z1 y# F* Y' V9 d. M7 a以下是 bandgap voltage reference 的相關討論:
9 s$ U6 F2 w# S) Abandgap voltage reference?
; V3 i9 |7 L% Bbandgap voltage reference?
/ z2 e; p3 i5 O1 r關於CMOS的正負Tc
0 t. q3 O) J4 c- [& S  C7 w如何在CMOS process 中做好溫度感應器?
請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作

/ {" f2 L  ^: {* C; f2 y& t& |- Z

[ 本帖最後由 sjhor 於 2009-3-17 05:52 PM 編輯 ]

gimayon

如果你用的 bg 是一般型的 (vref=1.25)
- q7 C3 _% m9 @2 ?0 E& W似乎提共正溫度參數電阻不夠
0 U* @  m/ V& }至於高溫上拉 只是 op 離開工作區造成的
  a' H: T. ~' a1 ^* j
: ?( ~' y# `2 ]! ]+ K3 Z" S/ |/ F# I如果是零溫度電流型  把 決定電流的電阻加大試試...(delta VBE 那顆)

layoutarthur824

回復gimayon大大
我用的一般型的BANDGAP(VREF=0.8V)
OP離開工作點是指沒在飽和區嗎?
這樣的話我OP要怎樣讓他進入工作點讓模擬高溫時拉平
我才疏學淺  麻煩指導  謝謝你

gimayon

我所謂的一般是指 vref = 1.25
# O5 }5 y# L2 \7 O7 R
: }1 E$ C1 s1 Q  O3 [; G; n你還是秀圖吧~~

mos 的 L 不要用太小 否則高溫時漏電流很大 會影響高溫時的 vref

layoutarthur824

TWO STAGE OP:

) t$ j. B/ g" `8 \/ u3 R3 L帶差:
2 z! c/ o% }" ^1 K  i
大大如您說L加大,所以我就將OP的M7的L從1u變至3u
確實高溫時會下拉了(三VREF:SS FF TT)

. A! ?; E5 t; E0 n) h2 R0 N但是我的OP增益卻下降到很低
壓差都維持0.6V,之後FF SS TT卻都會差很遠
, C* S% o- i, ^- {. ~9 W! @. X請問大大:
/ t! H5 J" |1 P2 V1 d* e1.有什麼辦法可以讓SS TT FF這三種模擬值可以相近?
( o/ b9 b0 R! {& O7 Z9 E: Z2.我想將壓差壓到0.01V~0.02V?
7 H( O# \5 \: g3 \& p- D" S6 l3.M7(TWO SRAGE)的L提高但OP的增益卻下降了,是我動錯顆MOS了嗎?
2 C- N# u% A: r+ Q. j: I( g現在正苦於以上幾點,始終try不好,麻煩大大不吝指教

7 N  n6 f- i' k[ 本帖最後由 layoutarthur824 於 2009-1-14 03:47 PM 編輯 ]

gimayon

你這是什麼鬼電路?
; b) x* [8 b4 h3 F' \# `5 y
下圖左半部是幹啥用的? start-up?
  D5 O  V( d7 p. E6 t
如果是? 你肯定 start-up 後 上左2那顆能關閉?

/ O; V/ U+ i3 q+ l: p如果不是...還請指教是幹啥的...

你的 op bias 電路對溫度影響很大 換掉吧

finster

1. 建議你先把start-up電路拿掉
2. 請標註一下你OP的output是接到bandgap reference circuit的那一點
3. 請看一下你上面那兩顆PMOS的Gate電壓在正常運作下其電壓為何?因為有可能你的OP的input的端點接反了
4. 你的bjt顆數比為多少?你的電阻用那一種type電阻,其阻值又為多少?
/ g8 @9 r" P0 I1 M0 n" O+ z& g2 H5. 你上面那兩顆PMOS的size為何?

layoutarthur824

回gimayon大大
下圖左半部是 start-up
* \; {4 l4 s  g# Q9 l# J正常工作時可以使我的MS3在截止
請問為什麼說我的op bias 溫度影響很大??
; _& |$ T/ `+ F3 N8 T(該點變化量我剛去模擬在2.42~2.27V )
' m) r3 Z6 E+ I$ V主因是什麼呢?我真的不知道,麻煩請解惑?
& k+ m2 v: h2 D因為不少人也是用這種電路當bias的
! ^/ F$ s3 r4 r3 H* r+ m  p3 o9 N, b
, g& Z7 P: o# |( g# f: i9 E9 k回finster大大
% K0 ]  m! f# `$ ?我的M1M2的GATE 電壓範圍是在2.28~2.08V
( a! K$ _0 {; M( b2 f( @* c' m9 Y) P以下是我反接VINN和VINP的結果 FF是0V失敗的沒點出,(黃色SS褐色TT)

我的bjt顆數比為8:1
我的電阻是用ND電阻,其阻值我列上圖了
$ f# ~+ z- M7 C我上面那兩顆PMOS的size為w=2.1u  l=0.7u
5 S+ W. `) U. T
9 n, j1 Q8 K! \[ 本帖最後由 layoutarthur824 於 2009-1-15 04:46 PM 編輯 ]

gimayon

通常給 PMOS 的 電壓都是 HI LEVEL , 你調轉態點把 INV 輸出為 HI ?
0 \" Z0 e& N8 r( ~4 C* C
根據我的經驗 這種 BG 比一般型多一種穩定點  就是穩定在有小電流流經兩旁電阻

此時 OP 的兩端電壓會相等 電路就穩定
: m' J& i; P% F: t' F- ^
3 K' w7 a, j$ i# t所以我都是用 OP 輸出端外掛的電容當 START UP

因為上電瞬間  此電容是定電流充電 與 VCC 會有很大的 電壓差
$ w% L! |5 s; p0 {$ X
  ]/ W% ^) Y$ _, D5 K加上 BIAS 也要啟動時間   所以應足夠 START BG
) W2 H$ C/ c6 f4 N1 w" K7 M
也為了穩定 我會用 OTA 架構 OP  因為它的主極點在輸出端
& W' k1 Z( }+ }
$ `: b; A" G; V0 m( c. MBIAS 下端 掛 PNP 能幫足改善電流對溫度變化  RAZAVI 有寫
0 |5 `7 A2 Z: B( o6 u3 ~5 O
建議你看看 MS3 的流過電流對溫度     

.PROBE I(M*)

layoutarthur824

謝謝各位大大幫忙~我終於TRY出來了
最後是調帶差電阻比例和帶差的電流鏡
6 J5 q7 P$ t1 Y我是正溫度電阻和負溫度電阻沒做好比例關西

JUI

謝謝大大無私的分享，感恩
# ?* i& K7 j  d$ X" C0 D