current steering DAC

skyblue

想請教有關current steering dac的問題
電路中有用到current cell
4 O6 t  A/ P6 |0 z4 g" c% Wi流到開關兩邊選一路流，分別為iout 與 _iout
4 r, R: }' H+ k% Q" L
/ V: k* z+ j' p$ xiout為最後的電流總和接到外部去用外阻等效為 75//75 =37.5

那麼我想請問的是 _iout內部一定要匹配嗎
. u9 f3 j* F6 J% M0 P是否一定要在內部或外部掛上一個等效為 37.5的電阻
9 v- {/ v6 {# I2 \' q) u能否省掉此電阻直接將開關接地
這樣會有什麼問題發生呢

請各位回答一下
% B+ M  b8 G) L9 v謝謝

xiaoxianzai

你好 我最近也在看关于电流舵的DAC  想做个14位的 有些问题不是很明白 可以和你交流下吗
7 H' ~* n! u" i& H$ Q我的邮箱：gzxian@qq.com

finster

原帖由 skyblue 於 2008-12-25 05:40 PM 發表
想請教有關current steering dac的問題
電路中有用到current cell
+ D( F4 ?: V3 ?0 @* Y9 p8 f2 Li流到開關兩邊選一路流，分別為iout 與 _iout
+ |0 b6 I( X6 r  ^
iout為最後的電流總和接到外部去用外阻等效為 75//75 =37.5

1 ^1 b% m2 K0 Z% c那麼我想請問的是 _iout內部一定要 ...

_iout不行直接透過switch接到地
iout和_iout一定要有一個電阻,而這個電阻可以是在chip內部或者只有外部電阻皆可
8 E, o( X/ p9 q. V6 T8 Z另外,如果你只有設計單邊,那對noise的抗雜訊能力會不好,建議你是differential output會比較OK,雖然會多一個電阻,但performance會有更好的提昇

monkeybad

是的 如Finster大說的 兩邊最好是要對稱 不然一邊有掛電阻 一邊沒有掛電阻
( E- M: m5 w$ `& |4 j/ \9 M- e7 m這樣對類比電路來講比較不好 電路對稱的話 一些noise或是非理想效應可以藉由差動對來消除共模的部分

naliga

請教一下版大，所謂非對稱造成的 NOISE 是指什麼型態的 NOISE 呢

liangshangquan

回答樓上的,MOS管的熱noise,flick noise,以及switch控制clk的noise 耦合
current steering dac本身就是差分輸出,外接res以減小共模noise之干擾

naliga

請問一下 L 大 這種 Noise 在模擬上看的出來嗎？
因為我有掛 dummy 電阻 和 沒有掛模擬上似乎看不出差異
/ k7 i1 o7 y) l此外，想請教輸出之電阻是掛在 PAD 之外的
* T4 I# e. F) D2 D而為了不拉出額外的 PIN 腳，因此會將 dummy 電阻 做在 ic 內部
那麼勢必會有很嚴重的 mismatch
這樣加與不加的差別大嗎？
% u) B: r1 K8 N0 P7 V煩請 版大 與 L大 解感，謝謝

liangshangquan

那個外掛的電阻不是dummy電阻，dac輸入全0時，差分輸出分別為0和i*r；全1輸入，輸出為i*r和0
5 q* w$ X4 W$ Q) ^一般都會在pad上外掛電阻方便調節輸出電壓大小，如果都做在内部要注意match和預留metal option
$ g. H& b% b  V1 L- ~+ j; l開關諧波與noise耦合可以在FFT結果觀察，mos的noise需要做noise分析來看

zhuxiaoqiong

我觉得这个作为load的电阻没有必要做在片内吧。
5 u* Y+ A% W8 s# ?. X  H$ s- O电流舵结构可以调节输出电流大小，比如在1mA—2mA范围内，而电流—电压的转换是用这个负载电阻来完成的。
# p4 H$ j, @4 b9 o# I输出电压需要多大，这要看DAC芯片的应用要求。
这个电阻做在片内，一则不好调节大小，二则可能process的偏差会使match变差。