|
回復 9# finster
& U7 P% a% N0 e, t: D$ G- t+ D; p6 C2 v* ^6 o: k! m* a. ~
2 q9 _. X5 _ O
Dear Finster大大
1 h# n* O" n7 V. l% [6 R' R! \# D, ?% k1 s& \5 P
附檔是我自己去歸納的兩個圖,對不起那麼晚回,因為案子剛告一段落,比較有時間來吸收~
6 v u& v9 t& Y7 p$ R, s4 r; h9 U
: p& R: c2 U! X2 g2 Q6 V$ b6 ]! h 前面提的問題第二點low-drop我懂了,後來回想一下問的有點蠢...//@__@\\..., N2 S. ?. M+ z {" t# b
# V9 H; S5 w6 u+ x+ l 第一點問題部份F大大有說到,其實nmos/pmos皆可,所以我就再龜毛點,畫圖歸納了優缺點,而且討論起來比較清楚,
# t; h, u" g# }7 n; M 在比較方面依照/消耗功率/面積/drive能力/這邊事實上nmos都優於pmos(去看電流公式就知道了),如果要好的PSRR用PMOS比較好,這些都可以理解,7 g: u% e! D! Y+ z
現在我比較疑惑的事2/3/4點的比較,分壓電組考量為何都用PMOS?Load /Line Regulation..pmos/nmos哪個好?(附表有公式定義)
" z8 Y8 v0 h) B 還有你有提到第四點VGS/VSG範圍要大比較好,所以我大膽的假設下面的看法,如果我有說錯,請F大大指教,1 q# g, I X5 P9 j
首先,就我說知,LDO是希望power mos工作在線性區,有時候可能會跑到飽和區,但是希望是在線性區,但是絕對不可能在截止區,
8 N+ d, G+ J' ^ 再來就可以討論我畫的圖了,就之前說提的如果vo=3v<0.5vdd(12v),所以使用nmos,可是我劃的圖,電壓變動範圍比較大的應該是使用pmos(0v~11v),' y# j& M& `% \ j9 o5 |' N( Z- g
那另外一張圖事假設如果vo=9v>0.5vdd(12v),所以使用pmos,這點可以理解,因為pmos電壓變動範圍(0v~11v)比使用nmos範圍(10v~12v)還大,+ `$ `" V. \( u. e' G W! u% A
所以我的認知是不管是vo多少,如果單存考量電壓範圍,使用pmos就對了....大膽假設說完了,如果有說錯,請F大大糾正~謝謝~
! E' n1 X3 O7 _$ s! W& ?9 S3 Q
& t5 \& t7 w7 \. Y# B* E% R7 D6 o 6 y8 W. ?! L( E% ?. U
(PS.我沒有貼過圖,不知道貼不貼的上去?又想賺RDB錢的我~)
) `9 H+ ?4 K, [" c (PS2可以在貪心的問一下F大大嗎?有沒有好的LDO-PAPER可以給小弟我看,可以讓我自己去讀,就不用發問那麼多,也可以自己去設計,不過我沒有RDB錢//$__$\\) |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|