請教 Band-gap BJT 如果 layout 不 match

yalon

有一問題想跟大大们請益??
& f  x; c4 ]8 o; `/ k7 l% C3 T如果是 bandgap 內bipolar layout 因製程變異; 導致silicon 上所見 並非如 cuicuit 上所建 1:8;

那麼在 silicon 上所見到的 reference voltage electric 特性會變怎樣.
# {; H( B" P# ]& j9 b
+ Y0 ]8 t% v( y, E% n歡迎大家發言...
謝謝
; s1 r7 z6 A& ~9 k
6 h2 f0 I8 b9 \0 W8 [0 |8 b
以下是 bandgap voltage reference 的相關討論:
& a! ^3 E4 A  N  ?bandgap無法將壓差降低  
: J3 e: d1 [6 p% T0 hbandgap voltage reference?
關於CMOS的正負Tc
如何在CMOS process 中做好溫度感應器?
# o1 [9 o& {* f請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
$ L9 g. p* r  p+ c: b. KBandgapDC扫描温度特性时,不能正常工作

8 o7 Y1 r' ?- c% p5 k
& N" V- v; }2 v6 f+ c2 Y
[ 本帖最後由 sjhor 於 2009-3-17 05:54 PM 編輯 ]

semico_ljj

1：8的设计一般不会出问题的，倒是Res的matching倒是要注意

yalon

Dear S 大:
, w" [) I; x6 X" A 怎樣說 為何通常 bjt 不會有大問題 ?
1 ]9 e7 P+ |; Y/ a9 t/ c( O例如 九公格內的單一unit 是 1umx1um 好 還是 10umx10um 好 ??

如果沒選好 ....影響有多大 ???
3 G8 q; ^$ v% F6 x2 u這能用 monte carole 來仿看看嗎 ??

多謝.
' z; R  y7 c# ]( g$ F/ t

finster

我個人都是選10x10的BJT
以前我們曾從HSPICE Model來看,發覺到10X10在溫度係數上相較於其他size是比較穩的,不過,各家製程廠不見得都會是這種情況,所以,必需以各家所提供的HSICE model比較後才會知道
: d6 L! T9 [% t1 n; ]6 E至於1:8,若沒有照九宮格的layout排法,在製程上是不會有問題,但出現的performance可能會有一些小問題,但影響多大,其實很難說,畢竟T公司的技術比起其他三級的製程廠技術來說,這些小地方就決定了T公司的價值存在,有些三級製程廠所提供的HSPICE model還不見得很準,有時還得下test key來驗證一下它的HSPICE model的準確性
至於monte carole能不能模擬出來看,當然有辦法模擬,但成效如何,其實還是得看製程廠的技術和提供的model

semico_ljj

是的，一般Foundry提供 5×5的；10×10的；20×20的。实际可以看情况！取10×10的是面积和精度的折衷！

異星人

我曾經下過顆包含BJT的Bandgap電路

' r! O8 O6 C" f- u7 u8 N只是測量晶片時
% ^9 K+ B! z, }2 C% z) |
performce降低相當多啊
; b7 q& Y3 a  c* Z" F( Z0 M
而且BJT有match到
8 `3 J: U9 ^. U7 D( e. {
你可以注意BJT Bandgap是否相當的關鍵重要
! ^6 H( A* ?! g1 p+ R" f8 J
再去考量電路的Layout架構

erdong2000cn

match对电路影响比较大，如果要降低噪声的话，需要选择较大的bjt，我们选的一般是10×10

semico_ljj

Area 越大，matching 越好

liangshangquan

5×5和10×10在面積上當然10*10的match更好，REF的離散性更好，另外由於E面積的區別，會造成BJT的vbe有所差別

nesty.tseng

我的看法是...如果你需要很準的reference電壓
) K/ [; {* C% J光想靠layout matching是很難的
2 X& [& g4 o! a0 `9 C( @. |多準備一些trim吧
$ s  H! R) y- x5 v- ~# U: F基本上1:8已經是ok了
. T; L' ^$ ^0 C' B: R' F1 d重要的是你R的layout跟type

gimayon

有種 疊2層 pnp 的 bandgap 架構
; I4 m) e; O! \' N
$ E0 |/ i+ J/ \9 s8 m9 [. o有高人說對製程偏移影響較小
+ M! `7 D0 K% y. P" q. E+ u! @
可惜我只看過 run過  沒實際下ic回來測試過...

dyjguilin

其实可以通过仿真大致的确定一下影响
; {* E- J: g0 y7 I/ [4 o3 G6 M3 Z不同结构的BG对器件的敏感度是不一样的，可能BJT的变化并无太大影响，也可能有毁坏性的作用
仿真中一般有dc sense仿真（好像主流的仿真工具都有）
尝试调试一下期间的参数变化（需要design rule和fab库文件的支持），看看那些器件对BG影响最大

guang3000

我们公司的bandgap不用trimming , 加上一个电压跟随器（测量用）， 电压变化是正负40mv , 架构还没完全看明白，这个bandgap性能到底如何呢？

u8912017

如果是我的話我也是會選擇使用 10 x 10 的 BJT

/ h7 P6 \1 s6 y/ w* @+ `' f6 q原因無他…因為layout area比較大，所以gain到的 delta offset也會比較小

: l/ x7 H7 N6 C+ ?1 I8 P" w* p另外，bandgap的分壓電阻我到是覺得還好…因為他是ratio式的
# y( k+ A6 ?8 I. P7 h* l
所以即使process飄掉的話也是一起飄向同一邊！！！

jesseyu

The area of emitter will have mismatch and is proportional to the BJT size, thus bigger is better. Also, the bigger the area is , the less sensitive it will be to the current injected.

donothing

回復 13# guang3000

    請問一下   在 Bandgap後加一級的 op buffer , 量出來 40 mV 是一堆 IC的量測值吧
! V/ A6 k0 g3 [2 A( B
    這樣子不是會把 每個 op 的 offset 也包含進來了嗎 ?

    有的剛好與 BG 正負相抵, 有的剛好累加, 還是我的解讀有錯呢?

2008ql

; p: Z9 w+ F$ j
回復 2# semico_ljj

  w2 y/ h# b/ \
7 L9 v, |4 H( F; o$ V# Zdear semico_ljj，
( @) Z" o9 z+ L4 ?, H$ `我現在做bandgap reference,覺得連接電阻的metal,以及電阻到地的metal對reference輸出的溫飄有較大影響。請問以您的經驗，這種影響大嗎，有什麽改進的措施嗎？
) \" n* H; U' U. K還有從postsim的結果推斷，地電位應該是向上飄了，有這種可能嗎？
. @3 N  w: S* e8 Y0 H能具體介紹一下您說的電阻匹配嗎？
謝謝！
  |% R$ D5 ?- r+ ?也請其他各位高手指教！

jsp0520

相同面積下我再公司作通常會選能畫到16或25顆的尺寸(2X2, 5X5, 10X10)
" S& W* G: g6 m- k, Z科數越多OP_OFFSET影響越小