|
我也是碰到這類SPI的問題~ y2 v3 X+ L+ i$ y) Y9 w" G
: d- R3 w1 W+ ~' y- a
架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)
( L6 O" ?9 Y$ Y* _, V! H" \FW不願再傳輸時透過A/D bus製造SPI_CLK& j4 B9 t( p; H
(以便Data in與out使用,就是設SPI_CLK & SPI_Din在同一個REG,如REG1(4), REG1(5)..)* A) E& X8 S& {1 C) u/ y
- F6 w; z, N+ T- m9 E4 t
問題來了~ FW只想放一個8 bits的Data, 叫我試著轉成Serial進去SLIC (OMG~~)& f; L, T( c$ Z% Q
/ ^: E/ A- U/ g6 @1 k; T# V" @4 |1.以前是FW產生CLK,我知道IC的SPI一個週期是122ns (8.196.......MHz)
4 Q9 | q! u* _/ K; _8 k 此頻率如何產生??* E0 A' F4 F: |! d
. I. V0 k0 D+ Q* m u5 L$ n
2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制,我看不到~~) |
|