|
虹晶科技採用Cadence低功耗解決方案 駕馭65奈米製程下電源功耗的挑戰
以CPF為基礎的Cadence益華電腦低功耗解決方案 協助先進設計成功投產 (Tapeout)
$ N) d Z3 W5 _: v# C' |' @# C( e
5月22日台灣新竹 – 全球電子設計創新領導廠商Cadence益華電腦今天宣布,台灣SoC設計服務與解決方案領導廠商虹晶科技(Socle Technology)採用Cadence益華電腦低功耗解決方案,納入其超深次微米SoC設計實現平台- Socle SoC-ImP®解決方案。Cadence益華電腦低功耗解決方案讓虹晶科技能夠駕馭創新低功耗技術,解決65奈米以下的電源挑戰。
# N. V, v8 M' Y: V! s( s. r( C7 m( L9 R+ z7 `7 A6 r
Cadence益華電腦低功耗解決方案以Si2標準共通電源格式(Common Power Format,CPF)為基礎,其低功耗技術獲虹晶科技採用,協助先進65奈米設計投產成功。Cadence益華電腦低功耗解決方案涵蓋multiple power domains、multi-voltage、multi-Vt、power shut-off and retention,獲得了更高設計產能,同時也大幅降低功耗。這個晶片是採用新加坡特許半導體(Chartered Semiconductor Manufacturing Ltd.) 65奈米製程,以ARM926EJ-S®為開發基礎的多媒體應用處理器。
0 j7 r6 Q( a2 `' b, }: n# W! _$ G2 f, m# t5 [7 \9 U9 t! | s. M' d
「我們需要周延的低功耗解決方案來因應重要的投產,協助分析和管理整個流程的電源,並同時加速設計時程。」虹晶科技研發副總經理康周德表示:「Cadence益華電腦低功耗解決方案,讓我們的設計團隊在設計流程的初期就能夠預測和更正問題,進而實現更快速的上市時程。這種成功的設計經驗促使我們加入了Power Forward Initiative (PFI),讓我們能夠與其他業界領袖密切合作,為客戶提供高品質的低功耗解決方案。」 , ^/ k$ ^6 s: j9 u/ Y6 f
' K, \( ^& _0 H: ?% W0 g虹晶科技運用整套Cadence益華電腦低功耗解決方案,包括Incisive® Enterprise Simulator、Incisive® Enterprise Manager、Universal Verification Components (UVC)、Incisive® Plan–to-Closure Methodology (IPCM)、Encounter® Conformal Low Power與SoC Encounter GXL。這個整合前後段低功耗驗證設計工具與方法,幫助虹晶科技降低風險並加速設計時程。
3 ]9 F# a( M2 G: y' u, B- P I
) U6 O+ Z5 A' c k* r$ R1 G( P整合Open Verification Methodology (OVM)的IPCM,運用自動化的plan- and metric-driven方法,察覺系統層級開發情況,精準地預測驗證結果。SOC Encounter GXL更進一步擴展這項優勢到實體設計實現階段,提供完整的平台實現低功耗設計,而且同步解決65奈米的製程變異問題。運用業界標準CPF來描述設計人員的功耗設計的意圖,可避免耗費人力以及流程各階段中可能發生的人為疏失。因此,虹晶科技能夠輕鬆享受Cadence益華電腦低功耗解決方案高效率與整合度所帶來的絕佳價值。 * ]( F% \: J7 y$ J, Y( Y# s4 p% ~
3 }) Q' W0 f2 `, L9 T「我們樂見虹晶科技採用以CPF為基礎的低功耗解決方案,除了融入其設計流程以外,更加入了PFI。」Cadence益華電腦台灣分公司總經理張郁禮表示:「我們期盼與虹晶科技進行更多未來的合作計劃,透過更佳的設計時程預測與團隊設計產能,幫助虹晶科技實現其積極計畫目標。」 |
|