關於folded-cascode OPA

xyzabc0930

我想要請問一下
0 \- T9 _' A2 y! @' C, h" x目前個人所設計出來的單端輸出的folded-cascode OPA
gain只有40dB
: l" B4 w9 k. o' w  V' M! s這個算正常ㄉ嗎
那是否改成two-stage差動輸出的時
$ W* ^9 q* l4 j9 l) Z都要加上CMFB的架構

那有人可以提供一下CIFB的理論及架構嗎
& P& V$ E  J1 b* Y謝謝

' ~# r# u) E0 J0 o0 [那希望如果OPA很強的人也可以分享一下
$ ~% b3 F4 y* J+ j5 ]' Etwo-stage差動輸出的folded-cascode OPA怎麼做會比較好

YuanII

我也有做folded-cascode OPA
$ q( W9 K, Y$ s3 P- }7 z% S+ c但我沒加第二級就有80DB了呢
: r" H1 @4 b- Z5 M! c妳有規定SIZE大小不能超越多少嗎??
! A3 V; y# I2 E$ {2 J4 K不然其實folded-cascode OPA 增益40我絕得算少
但也是要看你需求是否需要到這麼高
3 _$ l3 a1 l2 q; b; G看你應用在哪囉!!

xyzabc0930

因為我目前是看allen的coms類比電路設計書上
範例6.5-3去做的
# X9 L  o) |+ U! z: R可是我目前不太知道最小輸入共模電壓與最大輸入共模電壓是什麼意思
! V9 Q. a4 x( s7 r# e那如果有人懂的話~~可以跟我說一下嗎?

xyzabc0930

我目前是應用在SDM中
gain想至少到達70dB
所以我看allen的書上介紹
才想說用folded-cascode OPA 下去做做看

那希望各位先進能給我一些意見

zorro

Single stage folded-cascode 的gain很容易上到70dB呀，會不會是你的電路�面有些devices不在正常工作區域，例如有MOS進入linear region

xyzabc0930

在此麻煩各位先進一下
4 y  V0 F: R$ M& W% ~# Q* d我還是檢查不出那有錯
MOS只有M13在linear
其餘都在sat區
gain只有到50dB而已
那我有把電路跟hspice都附上~~
可以麻煩各位給我一些意見ㄇ
+ e' k/ Z( I7 a/ p: r
0 D2 u6 @, m, _3 @0 J0 S2 l而且如果我要改成差動輸出的話~~應該怎麼修改呢?
2 Y6 Y4 @& o7 Y: s3 g! E
& v" ^0 E7 A$ c$ b3 k) J" }  P# k. Q是否還要加上CMFB的電路

yoyo0204

m13 要在sat,length 要加大,gain自然會大

xyzabc0930

yoyo0204 所說的是
要把M13調到sat,gain就會變大ㄌㄇ?
  `0 `4 W2 `: e4 h9 W4 dlength 要加大這句指的是?
把所有的MOS的length 都加大嗎
還是哪幾顆MOS的length 加大就好了
! L+ H( r1 M1 y感謝所有人給我的意見喔

xyzabc0930

我有試著把輸出阻抗(M4.M5.M6.M7)給調大
增益雖然會增加~~~~
8 x- a  k& o- X3 B( ~( m; v  A可是BW也會跑掉~~~~
那是算正常ㄉㄇ
( E' o( \! u9 v如果....想要BW不會跑掉
2 G& x3 E, S" A) @) }而gain也能提高~~~~還可以怎麼修正勒

yoyo0204

gain =gm*ro ,ro與length成正比,length加大,gain自然會大
BW=gm/Cl,gm與W/L ratio,電流開根號成正比 ,如果電流不變,
$ C+ Q# ]$ y2 b) f3 A6 Vlenght加大,width也要跟著加大,維持W/L ratio不變,gm不變,BW
就不會跑掉

li202

M7 or M9大概是進入subsaturate region,增益大幅下降
這跟你的偏壓M13有關係，

xyzabc0930

謝謝yoyo0204的回復~~我也有試著把M4.M5.M6.M7的rate去調成2倍
% D( Z! D9 M5 c4 _6 I3 W1 x雖然gain有比較大一點點~~但也還不是很明顯
但至少BW不會跑掉了 ∼∼那有什麼辦法可以讓gain很大∼∼∼是否還要加上第二級

' }: n( V+ J5 m' z6 z0 h5 H8 [可是M13我目前怎麼調好像都沒有辦法在sat
( B) d5 P6 O* D4 {如果把R1變小
* i. F* D& i& A/ a, @! M# R# o雖然可以使M13比較逼近sat
1 B7 s! K" I7 t3 I, D, ]* a3 f可是又會造成其它MOS進入linear

7 D4 Q! S8 b! y0 ]7 h! t2 s而目前我是想要把這個完成單端輸出
3 }$ p) a, g/ l6 |3 l7 R再改成差動輸出

+ U# I' s7 }* O1 i/ T  `可是我先去模擬差動輸出了之後∼∼∼發現gain超小的
$ T. b3 ]" X% ?+ ]) k(M8,M10,M16,M17,R2是copy M5,M7,M13,M14,R1)
/ q; d' Q2 _3 J$ @* s3 ]! `1 p  d(M4,M6,M15,是copy M9,11,M12)

# F& S, s% ]8 m8 t' B' }還是我那裡有錯了嗎∼∼∼
$ c1 D3 a9 X: M- P& y9 E$ p7 f感謝你們不吝指教
謝謝

xyzabc0930

yoyo0204
真不好意思
7 m! Z; r4 k% K+ Q0 f可以再請問你一下嗎
M4.M5.M6.M7的rate去調成2~3倍以上
' a  `# F2 X: p  P% W. ggain就無法再明顯的提高了
那......我也有去改變CL的大小
使得BW能夠穩定(根據allen書上寫的~使pole可以更大)
可是我調到後來
9 Y5 V0 F. B' ygain大概只有到達60dB而已~~~
8 m+ H4 I  P! [是否已經極限了勒
可是我的電路上至少要到達70dB以上的勒
還有別的方法嗎?

' ?7 t8 i  ?, M8 f2 t以下我有附我的SP檔
# O$ b% A; y, R' e5 q4 r3 n那你可以幫我看一下嗎
謝謝喔
還是可以用線上通訊來詢問你?
如果方便的話啦~~~不過還是謝謝你的指教喔

xyzabc0930

由circuit rar的檔案中
我只能知道輸出阻抗為
! x/ o- [% ]( A: H; ?(gm9rds9rds11)//[gm7rds7(rd2//rd5)]
可是輸出阻抗也不能無限的調大
7 D- }. X  K$ N( k8 x
一開始先仿效以circuit rar檔案中的電路來做
但目前我所做出來的gain只有62左右
4 C2 w" G$ ~/ x1 g+ ]但我要把gain調到至少70以上
還有什麼方法的嗎(.sp在附屬檔案中)
因為我目前也想不到什麼方法~~可以再去增加gain
而BW不能跑掉必須在20K

- V) @  {$ j1 j- h5 F; Q( w而我必須把單端輸出先做好~~~再改成差動輸出(如12# 的帖子)
在這方面還是有相當大的問題
0 ?/ u) p' |1 I8 j' q% P  k那可以請各位再給小弟一些意見ㄇ
' p2 x9 w, j! j. H4 x6 d, R
~~OPA真的會讓人瘋掉~~

xyzabc0930

由circuit rar的檔案中
我只能知道輸出阻抗為
(gm9rds9rds11)//[gm7rds7(rd2//rd5)]
. U* H$ }6 Q; E, j3 D0 |2 ]可是輸出阻抗也不能無限的調大

一開始先仿效以circuit rar檔案中的電路來做
- s: Z6 ^1 s, q+ D( N. m/ ?但目前我所做出來的gain只有62左右
但我要把gain調到至少70以上
: @! s7 z9 m$ e% m6 U- _- k# ^# F還有什麼方法的嗎(.sp在附屬檔案中)
因為我目前也想不到什麼方法~~可以再去增加gain
3 h4 B9 S. ~- ^而BW不能跑掉必須在20K
4 z# j" N  }# g$ ], j
而我必須把單端輸出先做好~~~再改成差動輸出(如12# 的帖子)
: O9 T$ h; ]8 ^+ S! o& g在這方面還是有相當大的問題
那可以請各位再給小弟一些意見ㄇ

9 j( A# f" q. ~8 R! G$ o" U" H ~~OPA真的會讓人瘋掉~~

yoyo0204

unit-gain bandwidth 在20Khz,很容易達成,你可以算一下input pair 的gm/CL,
只要降低電流gain就會升高

pk168tw

請問，op在應用上大多是單電源(如3V電池)，為何書上例題在設計時要用雙電源(如+3V，-3V)．謝謝

isscc

你有用spice先模擬過嗎？
據我瞭解,cascode不可能只有40dB
最簡單的差動放大器都有25∼30db
two-stage隨便調都有80dB
, C) ?* W/ l% Q2 ^/ f2 `6 v檢查一下每一顆電晶體有沒有在飽和區
  O1 K0 g' `" T+ ?; j( E( v) W有可能幾顆死掉了（就是所謂的在截止區）
先用手算一下,每顆的vds 看哪一顆吃的重,再去調他的長寬比
* g% \  s( _, l# `其他的真的要靠經驗
5 ^8 d6 y2 q3 @( s* }' P我是國立xx研究所 休學中
) ^" d# M% k+ R" R3 Z/ X4 n家�沒錢讀書 先當兵中
' M" T4 e: G8 U% G, |( E希望能幫到你
5 {# j* G! y2 J% h" v. v至於架構的話 沒有所謂好不好
有些設計得很屌 速度快 gain高 可是你只是用來pre-amp 有需要用到這麼好的嗎？！
7 ~6 n  y  g6 [4 V* }所以還是要看你用在什麼地方 而定囉

LGHHUST

增益這么低我感覺是有mos管工作在非飽和區，請調節mos管寬與長，并注意偏置電平，cmfb是雙端輸出才會用到的，單端的話，一般不會使用。共源共柵一般都會有80db左右的增益。
8 m0 l* s3 }* v( v如果你要設計兩級op，那么應該加到後面，為後續電路提供緩沖。
共源共柵輸出擺幅不大，要注意這點，然後考慮你的應用。

xyzabc0930

謝謝各位的指教丫
5 a& Y" T# ^4 L1 G1 N5 L小弟再做做看
, G; S9 u5 b3 r* g( \) W, w5 j5 j因為最近也比較忙~~
不過從各位的意見聽來~~
$ B" E7 {9 z/ b* \. k還是先把單端的給做好~~畢竟現在一直卡在M13為linear區
! W: h& c- X" w% M  {+ L不是很好解決
- w* d# p+ @  r3 P( T0 x2 F/ E5 U~~說不定還要忙一陣子了

, @1 [/ T: }3 _" X' Q: G( z7 H* R問題１：那是否把單端做好了之後
3 x, F8 K1 U2 f; ?# [% Q( b( S再複製到另一邊~~就會變成差動輸出了
如circuit2ㄉ檔案中的圖一樣
3 q' b( s$ ?$ l( P# m4 q0 ]7 w
1 @, W, R# {9 U5 F; r5 O問題２：如果還要接CMFB的話~~架構會很難嗎？
如何去決定~~這些架構的尺寸或電容值的大小嗎？

問題3：因為我看了allen的書之後~~決定要用閂鎖電路來做比較器
/ }9 @5 v0 s5 C0 T/ r但有關尺寸方面的決定~~可以麻煩有人跟我說一下有那本書上~~有做詳細的介紹的嗎？
, f7 U  e% b/ ^7 i' g1 B0 W1 w
- R! p# n* [) @6 n7 b+ l謝謝各位耐心的看完喔~~~謝謝