請問在Layout如何數位與類比

likewind

請問一下各位大大...
小弟想要學Layout
" i4 N' k( d" Z5 W& p* B1 @% m7 x現在先從數位的畫法先學起，慢慢在學類比的畫法...
- h9 ^$ z6 V! g& h# I. [
問題:
1.如何去分辨數位與類比?(在Layout上)
2.數位與類比畫法的差異?
0 ?5 K5 J2 b; y8 M- X3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
  [1 W$ M/ ]8 j- y% r拜託各位大大嚕...謝謝你們

小緯仔

電阻電容的layout方法
' `; Q7 ?$ }$ u6 E
在論壇應該可以找的到
http://www.chip123.com/phpBB/vie ... ighlight=%B9q%AA%FD

9 g' h( m7 I& `/ l' C5 T我覺得要學好layout 對於製程要也一些觀念

這樣子才知道自己在lay什麼
# V" \& `) O4 Y% c
在製程上會有什麼影響，可以嘗試把一些簡單的layout

隨便劃一段，將他的橫截面畫出來

likewind

嗯嗯~我認同這位大大ㄉ說法
% ~5 V; t4 i! G% Z" y製成觀念也是很重要滴...
課本上的截面圖...
經過學校上課...小弟有點概念了~
# t# O2 R9 P5 ~謝謝你~

小緯仔

別那麼客氣啦！

我現在也是學生
4 s& O$ F8 G0 I4 |* ^, Q. i
或許只是比你早一些時間學到而已

有問題都可以在一起討論

sw5722

1 比較模糊的說法,類比的mos尺寸比數位大,比較準確的說法
2 p9 H, h# B( A   要問rd.
: n. m" o) Q/ ]6 {% j& N' ?6 B0 W9 o2 數位比較自由,mos要折就折要跨就跨,除非rd特別交待,不然
6 b+ q& n1 |9 r4 j   就是越小越密越好,類比的話,比較龜毛,接線一定要metal,跨線
. I) u0 F9 l* n- Q2 v   也要講究,其實就是designer依據電路去主導layout
4 n8 t/ r7 }* q) U: M/ J( m3 每種製程都會給你一些參數,去計算,通常是多少面積有多少值
   我知道電阻有一個公式是這樣,R=(參數)＊L/W(是從R=q*L/A延
8 O% o$ u0 O, u+ W　伸ｑ是介質係數)．
４多看多問多畫,其實也沒啥難.

linger809

1.如何去分辨數位與類比?(在Layout上)   2.數位與類比畫法的差異?
( Y. P0 C. c5 [9 a* Y數位和類比只是概念上的叫法.所謂數字就是只運算出結果0,1的電路再加上時序,構成控制和運算電路.而類比的輸出結果是和time,input-swing,phase,有直接的關係,輸出是綫性變化的.類比中也有數位的divider,pll中的pfd等都是數位的.只是在layout時我們對數位的比較不關心,可以放在一堆就好了,而類比的我們要把foudry生産的誤差考慮進去,比如說橫向縱向的梯度要考慮,要將誤差减小到最小就要匹配好divice,比如difference input的對管一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好

6 D1 v# q! w  |' J* f, ~  H3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
一般layout時,virtuoso可以直接用xl把device從pdk中調進來,如果你用laker的也是可以根據你電路的標值從pdk中掉進來.至于計算方式foundry針對每個工藝都有它的計算方式,電阻一般是r=rs*l/w (rs是方塊電阻),有時把端頭電阻也計算進去(如rhpoly沒有rpo的部分(tsmc叫rpo,smic叫sab),lvs文件也有寫怎麽計算.有時也把工藝的偏差都計算了,不過這個不用你關心,foundry已經幫妳考慮了.
5 C* |  F* x$ h! O' {: B0 `  u4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
$ \3 Y" M+ S! H1 L# L  |# E' S3 o多動手layout,多看design rule,多layout大模塊ll,ad/da,以及拼接總圖,esd環路layout,tapeout后查看問題等
; P0 C% h) j9 N: {6 ~
希望對你有點幫助

CM168899

上面的大大說的很好
我覺得多做自然會有經驗累積
- Q$ _5 J' g/ X- L' w7 t8 e0 H會越來越有sense

ker

一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好
8 p' ?+ t2 K- [9 n  p
' f- w$ e) ?/ M2 H# z第一個問題
* V$ }- `+ _( p* O想請問一下上述的原因
第二問題
因為剛學LAYOUT  幾乎都會加上dummy  是所有情況都加上dummy比較好，還是以abba排列不加dummy會比加還好

請指教  謝謝

Avril

abba排列不加dummy會比加還好
7 M6 r) T7 V9 c1 F' u
這句話應該有待商榷吧
如果挑剔一點, ab device尚未maching
7 k( O9 V9 t% C' l0 m若dabbad, 會比較好點吧,
* d0 L# g: U: B' e7 Q" A
每家公司都不同, 討論討論囉

angala

通常類比電路會加上guarding,數位電路就不會考慮了^^

pkjordan

數位應該就是是傳送簡單的0 1 訊號
1 c3 J. z7 K8 z- G7 F) q8 M. @在layout大概只要線跑的過就ok
除非一些叫髒的clock訊號要特別注意
8 T# }( V3 ~, h, U/ b# Z
類比訊號就會比較雜亂 (高頻 電流量 等等)
' U1 `% A2 _. [5 t! V0 d所以在layout上要特別注意到跑線問題 couple 干擾 是否要加shielding等等問題 比較需要經驗累積

clarkhuang

問題:
1.如何去分辨數位與類比?(在Layout上)
應該是以電路圖為依據......我猜的(類比會有清楚的被動元件)
  X6 }! ^3 g$ ~' ~0 K6 ?1 ]2.數位與類比畫法的差異?
; ^- q+ t, A5 @. `$ k如上面有大大提過   加NRG或是PRG 這些都是類比 必要的
* n! E, ]* }, {- Q: z9 ]. g數位求面積最小化
" C% Q5 T0 {! n: \$ w0 |6 D- g類比講究對稱 匹配  電氣特性 為考量
+ R" Q: P6 q' c9 d+ ^& m6 c0 R, s如有不對請指正

ecalfs

類比layout考量較多元, 需累積很多經驗
8 ^! X, _% {+ j2 V0 i) \0 k必須要更了解電路特性, 一般需要求designer提供layout gideline
否則容易有問題

BOGY

在晶片佈局(Layout)考量方面，類比(analog)部分與數位(digital)部分所考慮的方向不同，所以對於在佈局時，方法也有所不同；數位電路最主要考慮的是面積的考量，故通常都先製作單位元件，將VDD與GND的高度固定，每個單位元件都以此高度來佈局，不用考慮noise及match之問題，其最大原因為數位電路的noise margin約為 ，所以雜訊免疫能力很高，而元件之間的對稱問題，也不用考慮，

但在類比電路佈局中，對於對稱MOS必須盡可能的match，使MOS可以同時受到雜訊的影響，讓雜訊變為共模訊號，則在OPA不會被放大，進而不影響訊號的正確性，如Amplifier中的input端。一般的方法是使用common centroid來達到目的，在MOS兩旁加dummy可以防止周邊元件對其他MOS的誤差所產生的影響。而在MOS的周圍加上一圈guard ring，可以盡量減少雜訊對於MOS的影響，以達到保護電路的效果。

0 v* K7 J) C: W7 _2 e在Layout電路的元件擺放位置，需要讓MOS與MOS之間的間距為minimize，且MOS之間的連線路徑盡可能成為最短路徑，使得線路上的寄生電容與寄生電阻盡量減小，則產生的效應對電路的影響可降至最低。
; B$ s' A2 a7 Z+ PPower lines的考量可以從多方面切入。例如在VDD與GND的連線路徑上，因為連線路徑必須承受電路整體的電流，使得我們必須加粗連線路徑，以提升路徑上可承受電流的程度，避免連線路徑因電流過大，導致大電流而燒斷連線，形成斷路。從另一方面考量，因為我們加粗Power lines，使得路徑上的寄生電容變大，當power line有雜訊時，可以透過此寄生電容達到減少雜訊對於電路的影響。

其實講了那麼多，還是要多多練習如何編排MOS元件的擺放方式。還有就是設計電路方面自己也要懂一些，才知道為什麼電路要這樣子設計，這麼一來對於電路的了解也會更為精確、也可以考慮到更多的效應。

seuzhn

类比的尺寸比较大
而数位一般是最小尺寸
" v9 ^% K2 O* Z% M( X6 a这个方法比较简单可以分辨出2中的不同
很多的东西都很难一言蔽之，要在联系中体会

lin.weite

1.如何去分辨數位與類比?(在Layout上)
4 ~9 ?- _3 S0 }
! A( L, K/ _  ~% R0 B6 mRD設計出來的電路是Digital,就是Dgital Layout
: }& `5 ]; X( M4 U6 _9 }1 n) \RD設計出來的電路是Analog,就是Analog Layout
在Layout上沒有很明確的去區分
  p/ s8 |$ {& A  z4 O在製程上倒是會有所區別
一般常用的製程有
CMOS製程(有純Digital,有Mix Mode)
( c4 y2 l. g4 Q5 ~Biolar製程,Bicmos製程,BCD製程....
3 x7 g9 r3 h) ]就看RD設計時所需要的元件,工作電壓...去選擇囉!!

# |# }0 }4 ]9 ~% o) v- i2.數位與類比畫法的差異?

Desing Rule是固定的,很少會因Digital或Analog而變
& }( Z9 @) c( q1 [5 t要說Digital與Analog的畫法差異
應該說是在Lay Analog要注意的地方會比在Lay Digital時要多
, L# A- G$ e$ ?% G) {# V6 v通常Lay Digital只要符合Design Rule就可以
但Lay Analog時有些原件的擺放方式就要注意囉!!
) v1 \$ S! C: z  {- y
3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
. x; u6 L6 z" t0 b: ^2 o6 J- r% b
; k1 I2 p- A( }& @( o  R& ~電容,電阻的產生,取決於你使用那種製程
6 e/ {, _1 I8 K" D6 j3 e電容一般常用的有Mos Cap,Poly1-Poly2 Cap
電容值算法,一般FAB廠會告訴你每um平方有多少pF
每家FAB的Oxide厚度不同,所以電容值也不同
電阻一般常用的Well,P+,N+,Poly,Poly2都有
1 g7 k1 R# \: w! j4 [% K5 b3 i阻值每家FAB也都不一樣
; B. L: Q3 E; R$ b( O- N( ~+ T
9 i3 M) C0 R& D" {  Y6 t4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??

多拆幾顆IC,看看別人怎麼Lay,以及為什麼要這樣Lay!
$ `2 G3 u+ s( o4 U1 u4 e7 o應該能多少有些收獲吧!!