請問在Layout如何數位與類比

likewind

請問一下各位大大...
$ O5 }2 e" R6 z! h9 Z2 S6 ]小弟想要學Layout
現在先從數位的畫法先學起，慢慢在學類比的畫法...
' Q1 V: W& q- I1 W
. x) h& s  X" h! h% K4 u問題:
1.如何去分辨數位與類比?(在Layout上)
2.數位與類比畫法的差異?
0 B6 `+ w$ n# D% O3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
拜託各位大大嚕...謝謝你們

小緯仔

電阻電容的layout方法

% |& b* g  O' N% b3 E2 G在論壇應該可以找的到
; Z8 J$ P! X9 r" m' J2 x! T, Phttp://www.chip123.com/phpBB/vie ... ighlight=%B9q%AA%FD

我覺得要學好layout 對於製程要也一些觀念

這樣子才知道自己在lay什麼
* N1 n+ S/ {1 G3 D. l
  \9 D4 U# {' A, t$ X0 Z在製程上會有什麼影響，可以嘗試把一些簡單的layout

. G1 V- \- `* z- d& \隨便劃一段，將他的橫截面畫出來

likewind

嗯嗯~我認同這位大大ㄉ說法
製成觀念也是很重要滴...
課本上的截面圖...
經過學校上課...小弟有點概念了~
謝謝你~

小緯仔

別那麼客氣啦！

我現在也是學生
: V2 E- c( K, [6 g2 t# X
" L$ o5 Q9 j( i) @" v, S8 L或許只是比你早一些時間學到而已
. \& o. F1 A2 I2 N* A1 Z% I6 W
有問題都可以在一起討論

sw5722

1 比較模糊的說法,類比的mos尺寸比數位大,比較準確的說法
" g8 s7 F/ N+ j/ h   要問rd.
7 c, }, T: P& Y; ?" j7 J( m2 數位比較自由,mos要折就折要跨就跨,除非rd特別交待,不然
% t" g( p/ s/ m   就是越小越密越好,類比的話,比較龜毛,接線一定要metal,跨線
) ~; r5 A4 \2 V* l+ u  [6 v. z5 N   也要講究,其實就是designer依據電路去主導layout
; Y, C' [. Q  s/ |# |3 每種製程都會給你一些參數,去計算,通常是多少面積有多少值
   我知道電阻有一個公式是這樣,R=(參數)＊L/W(是從R=q*L/A延
3 s0 W+ p+ R3 H- r　伸ｑ是介質係數)．
４多看多問多畫,其實也沒啥難.

linger809

1.如何去分辨數位與類比?(在Layout上)   2.數位與類比畫法的差異?
數位和類比只是概念上的叫法.所謂數字就是只運算出結果0,1的電路再加上時序,構成控制和運算電路.而類比的輸出結果是和time,input-swing,phase,有直接的關係,輸出是綫性變化的.類比中也有數位的divider,pll中的pfd等都是數位的.只是在layout時我們對數位的比較不關心,可以放在一堆就好了,而類比的我們要把foudry生産的誤差考慮進去,比如說橫向縱向的梯度要考慮,要將誤差减小到最小就要匹配好divice,比如difference input的對管一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好
$ I3 h; @6 }  y' c
+ @! F' D) \3 r& ~3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
: O( _6 }- q4 c5 c一般layout時,virtuoso可以直接用xl把device從pdk中調進來,如果你用laker的也是可以根據你電路的標值從pdk中掉進來.至于計算方式foundry針對每個工藝都有它的計算方式,電阻一般是r=rs*l/w (rs是方塊電阻),有時把端頭電阻也計算進去(如rhpoly沒有rpo的部分(tsmc叫rpo,smic叫sab),lvs文件也有寫怎麽計算.有時也把工藝的偏差都計算了,不過這個不用你關心,foundry已經幫妳考慮了.
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
多動手layout,多看design rule,多layout大模塊ll,ad/da,以及拼接總圖,esd環路layout,tapeout后查看問題等
* d# y; s+ ~- q- @/ {- W; K- Q% x
. A4 G( Y$ P! K; P6 g6 s% r希望對你有點幫助

CM168899

上面的大大說的很好
& _+ D/ _: Q5 E8 Y5 e, q我覺得多做自然會有經驗累積
會越來越有sense

ker

一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好
1 @% j. |* X0 E/ b: |  x
( E  j  q& z# u. @! i第一個問題
) a4 g" z2 {2 j* G- r想請問一下上述的原因
第二問題
+ o  p6 E2 U9 s2 h' r因為剛學LAYOUT  幾乎都會加上dummy  是所有情況都加上dummy比較好，還是以abba排列不加dummy會比加還好
. Q# y% J; \! A9 F2 n, n; j
, m7 E* Z" z8 [7 G; c請指教  謝謝

Avril

abba排列不加dummy會比加還好
& {* V5 j0 P" H
% t" ~3 U# A9 a1 ]/ O! q7 T" ~5 q) R這句話應該有待商榷吧
如果挑剔一點, ab device尚未maching
若dabbad, 會比較好點吧,

2 Q( U) R7 y% R# b每家公司都不同, 討論討論囉

angala

通常類比電路會加上guarding,數位電路就不會考慮了^^

pkjordan

數位應該就是是傳送簡單的0 1 訊號
. R9 i1 c( [" S. S' I在layout大概只要線跑的過就ok
除非一些叫髒的clock訊號要特別注意
' j3 N& y- }  P1 Q4 d9 \8 w
' t5 X% N( p9 p% M) i類比訊號就會比較雜亂 (高頻 電流量 等等)
所以在layout上要特別注意到跑線問題 couple 干擾 是否要加shielding等等問題 比較需要經驗累積

clarkhuang

問題:
/ P: w7 ^4 ?1 h" w: O4 a1 q% I1.如何去分辨數位與類比?(在Layout上)
7 b* V1 F! e1 G( D2 {+ ]應該是以電路圖為依據......我猜的(類比會有清楚的被動元件)
/ B$ L# l. N/ D% V1 P8 C2.數位與類比畫法的差異?
6 }, D7 V5 R3 I: [3 `如上面有大大提過   加NRG或是PRG 這些都是類比 必要的
數位求面積最小化
類比講究對稱 匹配  電氣特性 為考量
如有不對請指正

ecalfs

類比layout考量較多元, 需累積很多經驗
必須要更了解電路特性, 一般需要求designer提供layout gideline
否則容易有問題

BOGY

在晶片佈局(Layout)考量方面，類比(analog)部分與數位(digital)部分所考慮的方向不同，所以對於在佈局時，方法也有所不同；數位電路最主要考慮的是面積的考量，故通常都先製作單位元件，將VDD與GND的高度固定，每個單位元件都以此高度來佈局，不用考慮noise及match之問題，其最大原因為數位電路的noise margin約為 ，所以雜訊免疫能力很高，而元件之間的對稱問題，也不用考慮，
/ V( @% O" h4 O( _
; X) D  G4 p0 K1 ?3 d但在類比電路佈局中，對於對稱MOS必須盡可能的match，使MOS可以同時受到雜訊的影響，讓雜訊變為共模訊號，則在OPA不會被放大，進而不影響訊號的正確性，如Amplifier中的input端。一般的方法是使用common centroid來達到目的，在MOS兩旁加dummy可以防止周邊元件對其他MOS的誤差所產生的影響。而在MOS的周圍加上一圈guard ring，可以盡量減少雜訊對於MOS的影響，以達到保護電路的效果。

" \1 y3 e/ w! P- a# |6 u在Layout電路的元件擺放位置，需要讓MOS與MOS之間的間距為minimize，且MOS之間的連線路徑盡可能成為最短路徑，使得線路上的寄生電容與寄生電阻盡量減小，則產生的效應對電路的影響可降至最低。
' Y0 C* T" J/ M0 ?& s3 _Power lines的考量可以從多方面切入。例如在VDD與GND的連線路徑上，因為連線路徑必須承受電路整體的電流，使得我們必須加粗連線路徑，以提升路徑上可承受電流的程度，避免連線路徑因電流過大，導致大電流而燒斷連線，形成斷路。從另一方面考量，因為我們加粗Power lines，使得路徑上的寄生電容變大，當power line有雜訊時，可以透過此寄生電容達到減少雜訊對於電路的影響。
3 H2 ~( a* E$ J% i& E5 ?4 ]- q; c$ S
; F: C0 _8 b3 ^% l; X其實講了那麼多，還是要多多練習如何編排MOS元件的擺放方式。還有就是設計電路方面自己也要懂一些，才知道為什麼電路要這樣子設計，這麼一來對於電路的了解也會更為精確、也可以考慮到更多的效應。

seuzhn

类比的尺寸比较大
: J* C- ]# P; P2 O# D而数位一般是最小尺寸
这个方法比较简单可以分辨出2中的不同
很多的东西都很难一言蔽之，要在联系中体会

lin.weite

1.如何去分辨數位與類比?(在Layout上)
: U, Z) h( N5 [7 G; f
' t" z, E, E* C  N6 j2 QRD設計出來的電路是Digital,就是Dgital Layout
5 F. N1 G5 T( |* C& ^. h- @RD設計出來的電路是Analog,就是Analog Layout
在Layout上沒有很明確的去區分
0 f4 r9 K) c( g. r4 _在製程上倒是會有所區別
一般常用的製程有
CMOS製程(有純Digital,有Mix Mode)
9 ~1 m/ b$ w  J) ~Biolar製程,Bicmos製程,BCD製程....
8 h+ p7 v' s$ i: F8 O就看RD設計時所需要的元件,工作電壓...去選擇囉!!
5 N; c% W' j$ g% [
# P" B9 b# p; R* e2.數位與類比畫法的差異?
0 _" w  b7 f7 e! f+ b
Desing Rule是固定的,很少會因Digital或Analog而變
要說Digital與Analog的畫法差異
應該說是在Lay Analog要注意的地方會比在Lay Digital時要多
通常Lay Digital只要符合Design Rule就可以
: @1 K$ u, u7 a0 ]  W8 ]/ d; v$ O但Lay Analog時有些原件的擺放方式就要注意囉!!
# J, }! D& _% _1 w% q2 y
3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
3 I# |# a3 C& H& @
( P3 ~# b2 Q$ Q# W( Y電容,電阻的產生,取決於你使用那種製程
5 A% E* n8 D3 Y7 @+ r0 V電容一般常用的有Mos Cap,Poly1-Poly2 Cap
電容值算法,一般FAB廠會告訴你每um平方有多少pF
+ I8 f2 A# u! i; D/ M每家FAB的Oxide厚度不同,所以電容值也不同
電阻一般常用的Well,P+,N+,Poly,Poly2都有
$ Z3 Y% a# {/ a1 Z& w2 }阻值每家FAB也都不一樣
  s5 R/ I! u# G4 o
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
  O: `3 \9 [6 J
多拆幾顆IC,看看別人怎麼Lay,以及為什麼要這樣Lay!
應該能多少有些收獲吧!!