請問:比較器用pmos 或nmos input 的tradeoff為何?

jjw0707tw

大家好,
我是一個design的新手,如果問的問題太過簡單,希望大家多多包涵.
6 q2 ~' p( i( V/ f+ y+ G3 F
( H  o0 U5 K6 b  }最近老闆給我一個功課,叫我看一看比較器的設計,
我發覺有的在input端採用nmos,有的在input端採用pmos,
0 q4 q  w: Z0 k) H5 W/ d% O想請問一下:這兩種有啥設計上的tradeoff考量?
7 D) S/ N$ A+ E) Q1 }. b謝謝!!

finster

這是因為MOS本身有一個Vt的限制,故而,若用PMOS,它在接近VDD時會受到VDD-Vtp的限制而無作比較
; u, b4 \2 i+ Q相對的,若用NMOS,它在接近GND時也會受到Vtn的限制而無法作比較
1 x. P: M5 L9 r: X故而,要看你的比較器的比較電壓範圍是在那個區域來決定使用NMOS或者PMOS,如果是全區域的話,那就要用PMOS & NMOS兩者的rail-to-rail架構來設計

zy21

我也曾遇到過此類問題，假如輸入信號範圍都能滿足的情況下，兩者的性能會不會有較大的差異？該怎么樣從性能的角度去攷慮呢？先謝謝各位暸。

jghn

感謝大大感謝大大QQ感謝大大QQ感謝大大QQ感謝大大QQ