bandgap的模擬問題 (單N,PMOS組成)

st80069

因為很神奇的，製程裡(.lib檔)沒有BJT，只有NPMOS，
所以，選了一篇paper裡有近似功能的bandgap。

; c3 ]& E# q) N, d
而我，沒有任何參考類似bandgap的資料，Rasavi裡也只畫個示意圖，
更不確定我的模擬到底對不對，只是覺得很像...


問題1：請問這樣的模擬圖算OK的嗎?  或者誤差該多少才是合理。還是，有其他更好的架構可以建議的~~~
問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇..


以下是 bandgap voltage reference 的相關討論:
" j, Y8 j, [" t8 v! _bandgap無法將壓差降低  
5 u2 j. F( h( M7 f7 dBand-gap BJT 如果 layout 不 match
9 r* E! i/ Q' A8 ubandgap電路的loop gain模擬
bandgap设计 仿真中的温度曲线问题！！
請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作

' O- M7 H/ k) D8 J
/ P% R( V3 j8 u& J3 u
- @' P3 K( x* b6 L6 u% L% k& u5 W[ 本帖最後由 sjhor 於 2009-3-17 06:03 PM 編輯 ]

vjc5

問題1：請問這樣的模擬圖算OK的嗎?
3 m: p$ c( |# ?3 O; S1 X- N4 ^有符合你的specification嗎? 若有 就OK
問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇
2 r% O# b; o# k" H9 w+ n不懂"extract VthN 和 Vthp的". BGR通常具備正溫度與負溫度係數. 得到與溫度無關
而常見Vref電壓是1.2V 可參考Rasavi

st80069

嗯嗯~~~謝謝vjc5 大大~感激感激~~
喔喔喔~~抱歉，忘了提到我的Vref欲設計的壓值，對不起對不起 ><~~~
8 ]  H3 b1 q' A  }1 `0 H這是sub-1v BGR的paper裡面發現的電路圖~~
它裡面提到說，vthn 跟 |vthp|都是成負溫度係數，而 |vthp| 的係數又為vthn大，
- L+ Z* }; c0 b6 U% A$ P% W4 h# z所以從公式裡面看到相減，而vthn又有大於1的倍數，看起來相當合理的樣子。所以就選擇它作為我的電路設計。
2 |+ ?+ Q3 I' t# e
我欲設計的壓值是Vref=0.6v~~
我的specification...恩....好像沒特地提到他的規格...
我要做的專題裡，只說明，它需要一個與溫度無關的電路設計提供Vref，
. _2 s% d6 @$ x2 C/ E所以，到處尋找有沒有像我這樣-50mv~+50mv的誤差也符合bandgap設計目的的經驗~~
- W: p# u  {2 e! d( b
如果....
有建議我及早放棄這個找尋新的不用BJT(不知道位啥，製程裡就是沒有BJT)
" ^& `' r' Q, m的設計也是可以~~(汗)

alab307

1. 我覺得不OK, 溫度係數太差了
     左邊產生的偏壓還比合併的溫度係數好ㄟ
& ?6 _7 c5 h9 T/ @! H: m! @: x2. MP, MN的工作區域, 在論文中應該有描述, 你取的size對嗎?
, c0 T8 F; ]* r+ M7 C    跟論文比一下溫度係數
3. CMOS製程都會有寄生的BJT, 只是你拿到的.lib內沒有

st80069

對不起對不起~~~在下眼殘...一直把公式的Vgsn看成treshgold voltage....拍謝拍謝~~~
嗯嗯~~~十萬分的對不起~~~
2 ^' }1 a& ^2 d5 `$ O& q$ a1 q謝謝大大們不吝嗇花了時間回在下這篇小小的問題~~
恩，這樣公式就知道如何推了~~~感謝感謝在感謝~~

回alab307 ，
對啊~~大大也發現這個第一點的問題...原來真得不行.....
我發現的這篇paper，感覺有點像bandgap的合輯，有概念，
9 t0 O- D  ?6 m" F( i2 w但不會很清楚的跑出模擬或製作過程。
恩....看來要重做...繼續加油~~~

st80069

恩恩~~我做出來了~~
這次模擬的結果，vref = 0.603V，溫度係數約20ppm XD
" n" g5 T8 ]1 I5 z5 g. l
5 b" n$ o* D1 H! m% T- `! V******模擬過程******
因為我發現，就連偏壓電路也會因為溫度而改變偏壓值，
" q$ Y$ _- ^. n- |所以，為了避免它們所帶來的影響，就連同偏壓電路也一同設計，
vgsn 與 |vgsp| 的溫度係數比還是會依循公式而能找到R1與R2的比值。
$ ~2 m1 Y8 @3 s+ Z( l: A而這樣，就設計出來了....
*********************************************************

不過，還是有個問題....
$ S9 @3 _0 [# V: o因為paper裡寫說需要幾乎能忽略的電流值流經R1 R2，
3 s% c( O; k( U, R- _4 Z我想目的應該是電流是因為由溫度掌控著，而R1，R2若有電流影響，
則測vgs的溫度係數時也會因為R2，R1上的電壓值改變而不準，所以要大。
* ]  H0 `: G+ s( f/ c
- T5 W* t- A) ~0 u  s5 K' ~但是，我取的電阻兩個串聯加起來總共1500K.....這樣，會太大嗎???
我怕layout的時候，面積會....唉唉唉~~
謝謝大大們不吝給予意見~~

semico_ljj

现在P、NMOS设计的Vbg的ppm可以设计到20一下吗？？？？？？

shinnyi

請問一下你的Mp和Mn的W/L為何呢

1 c) h  @: r# i1 U另外 R1和R2我加起來是305k而能
之前是串起來是1400k，後來發覺可以不用這麼大，約為305k 左右
我的vref為240m