放大器的單端輸出改雙端輸出

w765432001

這是之前參考smith電子學上面的2 stage的運算放大器，
之前做過模擬，但現在因為要做別的應用，
需要將輸出改成雙端的，
, v- f/ I6 A" C6 ~2 n有請教過學長，不過不知道是不是我模擬錯，
& U  f- i- P) ?! `跑不太出來，
+ d$ F! g" d" U( O另外在Razavi的書上有看到雙端輸出的雙級放大器，
% w" F* B- F9 P6 D3 D6 F% W不過架構是另外一種，
所以想請問看看如果本來是如上圖這樣的放大器，
該怎樣修改成雙端輸出，謝謝
' f- \; A0 h" [. g! [* \! E$ O2 m4 X附上本來單端模擬的spice
% e  \9 {5 e9 d2 j- e0 x' D, Z& a是根據180nm製程模擬的。
2 P7 H/ N  T% ]5 G6 y
3 ~8 R) J; ~8 {  \vdd vdd gnd dc 1.8v
: C0 b: H  {- {) ~+ z  Ovss vss gnd dc 0v
, u  ^9 [6 ~& Q- [" kIbias vpg1 vss 15uA
. L0 q" Z7 O5 W, A" t. h9 yr1 6 vpd5 3k
& l# X4 M0 M  x; f( ~* zCc out 6 0.6pf
Cl out vss 1pf
m1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u
" f6 O1 f' Z: b: U) C: p+ vm2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
m3 out vpg1 vdd vdd P_18 w=90u l=0.5u
m4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u
m5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u
m7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u
8 h/ ?3 v( P/ o5 g1 [" ~( @m8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u
m9 out vpd5 vss vss N_18 w=30u l=0.5u

mbission

若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.
$ `/ H" S+ a. S/ P/ k0 ?也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可.
" S1 v2 {7 @1 v* qdifferential output amplifier需有common mode feedback電路來確保inter-stage的common mode
/ f9 [4 X! H3 F8 r0 w/ Y不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值
8 R5 `8 A& W& ?( E% m& @& A

shaq

簡單來說，把右半部 copy 到左半部去，
7 w" B9 R+ W5 {2 H& F" h
" p: i8 c1 D! T0 j* uM1, M2, M3 再用同一個偏壓點拉。
M6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。

w765432001

# i& R3 L; _0 c感謝mbission與shaq提供意見，
" m0 C+ X" d4 p我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，
$ W; a, L+ L9 t- u9 r5 a; `下面是我cmfb電路
9 {4 ]# _% D+ l- t
* C0 ~6 H9 P$ r! V3 [; L不過這樣想請問因為我用到mos開關，
4 Y. n  t) j7 m) a1 x通常我都用暫態在觀察，
' }! \4 ?& c" O" Z; a而這樣我要如何量測op頻寬那些數據呢?
因為頻寬spice通常都用ac觀察，
這樣開關該怎樣有作用。
順便想問看看我上面這樣接，有哪邊接錯嗎?
或是可能會有什麼問題，
( q" c( ]8 p' q2 g) r" Y因為我把op拿去放在取樣維持放大電路(SHA)裡面，
出來的結果沒有很理想，
7 `, R8 I) A7 q1 ]輸出都跟不上輸入，可能是頻寬不夠，
但我原來單端那個OP頻寬有到200MHz，
希望大家能給點建議，謝謝。

模擬SHA結果
' `+ m+ j6 M5 M/ Y& ?

mbission

1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去
2.接回去的點好像也不對,要構成負回授
3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential
  input兩端及cmfb點設立初始值
- I* x! H0 }$ z  l% @' b再試一下吧

monkeybad

同意mbission
0 p+ v- q( i+ x  `# D7 T6 t) A, _common mode feedback接的電壓有誤
5 Y9 Z% Y5 y! |' W. c; \& ^另外如果是兩級的放大器 因為你都沒有採用diode接法
所以這兩級應該都要加CMFB 以確保dc準位

w765432001

感謝mbission以及版主提供意見~
; g0 m3 Y! O, a& @我後來將電路圖改成上面這樣，
後來請教我學長也發現cmfb應該接錯了，
那我改成上面這樣還會有問題嗎?
% ~) |8 b6 \+ A, ?不過我只要接一個CMFB電路，
$ b, F5 `- x# h' g那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，
目前電路是這樣，還在模擬中，
4 r' C: T; c. t& T2 C有些還不是很懂，懇請賜教。

monkeybad

M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題
+ Y6 j) M% N+ E* Q+ p7 b先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下
所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate

mbission

如果你第一級欲採用diode connected架構,基本上主極點會在第二級
' R9 J5 p0 x" Q0 @Miller補償也不需要了

w765432001

0 V9 D* L7 g* l$ |0 _6 k9 P嗯嗯，我有去看了Razavi裡面提到的CMFB，
但對於VB跟vcmfb拉回的點還是不太了解，
* L# f0 x( `! C7 C上圖我已經把M6和M7都改成diode-connected了，
而結合mbission的意見，我把補償電容跟電阻都拿掉了，
' b6 ^  \. j/ a# b6 {, q6 s. N但這樣我CMFB電路裡面vb要用哪一個?
* A: ]1 i) M* U0 [6 \' S4 @0 m如果vcmfb如版主所說，要給M1,M3的GATE，
我有試過vb選擇M2的gate，
" j# W% }6 Z) A, H然後拉cmfb到M1 M3的gate，
& Z% ]0 c9 C% @! u這樣輸出取樣的波形還滿正常的，但是好像速度不夠，
都跟不上輸入的值，

" w- J1 ~- r+ \8 B6 S/ H' Z9 S6 U5 z所以我懷疑我vb選錯了，
或者是哪邊弄錯了，
我繼續看看書本，有些還不是很懂，
歡迎大家提供意見給我

chungming

您好
, {" ^* {/ A2 i1 d3 z看到你的模擬圖後我到不覺得是速度不夠快
+ \7 O) y- D: i5 H- i* C; s4 \) k2 l& m因為沒有slew rate limit的感覺
8 k% Z; |9 \: d  m* S' ?, l; @每各step都有settling 到一各幾乎固定的值了
  `% ?8 M# ^6 j* n* J& h; B: z2 C1 r  m0 Q從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
( o* Q7 F4 l" p但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異)
或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜
- _2 v( r( n1 ?8 V) e) {所以........光從模擬結果來看
有可能是OPA的gain不夠
0 G: l7 S- y& c0 ?  k因為你的OTA是current mirror single stage OTA
8 J/ J& Z7 o, Q/ C, s2 Ygain ~ gm*B*ro , B是current mirror M7 & M8的比例
5 ~7 {; W% @& e# G. J當gain不夠時輸入和輸出的deviation會變大...相信你知道這點
( {- j% j. I8 R1 y+ c當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)
$ k% L3 S0 Q8 v5 W$ |9 Y0 V貼各paper給你參考
這各paper我曾經有使用過
不過沒用在向你那麼高的切換頻率下
' W$ M( R; f" w9 g7 \6 fpaper中的UGF只有1.2M
6 g3 ?9 P% D  ~9 j0 y我改到約4M左右
, ]) d7 y& W3 j3 N1 }" A6 |看你的切換頻率有20M這麼高
電流ㄍ一ㄥ一下或許有機會

mbission

你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近,
然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
5 W* z' v& F% _. T2 x6 P你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,
differential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....

w765432001

感謝大家的意見，
我有大致調出我的op雙端輸出，
不過我拿去接取樣維持電路又感覺有些問題，
' h# ?( E4 M/ F# i/ }+ }& o因為我第一級採用diode-connected的接法，
% }9 n9 L5 p5 b$ d本來應該增益是gm4(ro4//ro6)
因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)
6 ~) {/ N/ Z( ^: o. W由於這樣所以我增益就被大大降低，
4 k. ?& W8 x+ s- @' K本來有60多dB就不見了，
: ]0 n5 c5 a: M% B2 |那我該怎麼辦勒

還是我該用原先的架構接上兩個CMFB才能有高一點的增益
但是回授的觀念
接上回授又會降低增益(1+AB)
接上兩組不就降更低
如果真的要接上兩組，那我是不是如同mbission說的
一組接到M1&M3   那另一組就接到第一級的M2
  Y) Y" y* T9 E  j這樣觀念對嗎?
那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?
然後在接上補償電容跟電阻。
這樣想法對嗎?

mbission

建議你把第二級改成cascoded的架構(如果headroom夠的話)
+ @8 \% h; E# n$ s6 J如此就不用改變CMFB的部份,gain也應該會提升20dB以上

9 I( c& \- {: ?另外導正你的觀念,所謂的回授路徑是存在於common mode path,對
signal path gain 不會有太大的影響