Bandgap 怪問題

shaq

有人有遇過在跑 .TRAN 時， VDD=2.5V 時，VREF 電壓正常
但 VDD=5.5V時，VREF 只有 0.2V 左右
! Y  b3 s. L( O6 ]+ C+ U* _/ P
不過，當我下 .DC VDD 2.5 5.5 0.1 時，VREF 的值都正常

4 W+ y( M' K: L# s( o有人會問說，「那有加 START-UP 嗎？」
1 Y. u, n# m! T9 g+ L$ E( Z& n! y答案是有的...
9 v( f) O% L0 G8 z
5 D8 z2 ^& g' y: {9 |  b1 ]若排除是 START-UP 的問題，那還有什麼原因會照成這種現象？
2 C( W! b# X" t% j: c是指令的下法有問題，還是其他的原因？
: J5 D; i# M: u9 Y, }& s. K
以下是 bandgap voltage reference 的相關討論:
4 C1 T5 \/ J# x! \- I3 [$ {大大~~幫小弟解決bandgap問題
/ f9 W7 e4 d) V% W& zbandgap的模擬問題 (單N,PMOS組成)
关于bandgap的结构
BandgapDC扫描温度特性时,不能正常工作
! j0 b" o; Y" f

$ \7 C$ ]6 ]" }6 b
- Z" g! ?9 w+ C0 W/ B2 B[ 本帖最後由 sjhor 於 2008-7-4 09:26 AM 編輯 ]

LAS.xs

把.tran的精度提高，有可能是計算精度不夠
7 _$ G# k9 J% |. d- T( M: l不過一般.tran應該會比.dc要准

mbission

你要檢查一下startup在supply高低壓的工作情形,有時會因為pull up電阻隨supply變化,
造成startup電路無法正常運作,會lock住~~~

hitxiaojun

同意楼上的观点,当power voltage过高,有可能造成start-up电路的关断而整个电路被锁!

finster

建議你看一下op的頻率響應
我之前也曾遇過類似的問題,後來在排除掉所有可能之後,才發覺到因為我是以power ramp方式來模擬電源電壓起來的方式,以便觀看bandgap circuit的運作情況,但因為為了要作到low power,所以op的頻率響應並不是非常好,進而會卡到power ramp的速度
5 H: L1 x( M( ]1 G. B$ w因為你用.dc去掃電壓,所以沒有速度的問題
而當你用.tran時,一旦電源電壓愈高,其反映時間便需要愈快,而這時,頻率響應的問題便會出現