放大器的單端輸出改雙端輸出

w765432001

這是之前參考smith電子學上面的2 stage的運算放大器，
& P+ s# P" s* b6 R) |) H8 @/ }之前做過模擬，但現在因為要做別的應用，
需要將輸出改成雙端的，
5 E& D  [: H" M4 ]* O' O8 W有請教過學長，不過不知道是不是我模擬錯，
( ^( k" v) F  Q" p跑不太出來，
另外在Razavi的書上有看到雙端輸出的雙級放大器，
不過架構是另外一種，
所以想請問看看如果本來是如上圖這樣的放大器，
) L: ~0 H# a$ H1 T/ [8 ?該怎樣修改成雙端輸出，謝謝
7 N) Z) h3 f  F$ C) r1 G附上本來單端模擬的spice
1 F3 l6 b* W. _5 M7 v$ s是根據180nm製程模擬的。
0 l) Q7 r, ^/ m6 ^) _3 N$ C
vdd vdd gnd dc 1.8v
vss vss gnd dc 0v
Ibias vpg1 vss 15uA
r1 6 vpd5 3k
; o& m' _6 P9 K9 QCc out 6 0.6pf
Cl out vss 1pf
m1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u
m2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
8 A+ }0 z% ]" H9 ^m3 out vpg1 vdd vdd P_18 w=90u l=0.5u
1 `$ K. \  j0 I, m! am4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u
  F+ b7 P- X/ R! pm5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u
m7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u
" u% Z: N$ H6 X. A2 Km8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u
m9 out vpd5 vss vss N_18 w=30u l=0.5u

mbission

若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.
( _! c+ O! D) W' I5 Z- n5 |+ {也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可.
* `5 ^1 N  n- d9 G2 F8 R/ G* Odifferential output amplifier需有common mode feedback電路來確保inter-stage的common mode
5 d* K2 u1 l7 W) i8 m9 f1 p' A不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值

shaq

簡單來說，把右半部 copy 到左半部去，

8 w' W; c0 k9 NM1, M2, M3 再用同一個偏壓點拉。
M6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。

w765432001

感謝mbission與shaq提供意見，
我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，
, d. B- J$ s9 x: ^$ d下面是我cmfb電路
# \: S1 K8 j3 m; U7 C1 V
不過這樣想請問因為我用到mos開關，
通常我都用暫態在觀察，
' I. J! `* _% L+ f2 k而這樣我要如何量測op頻寬那些數據呢?
因為頻寬spice通常都用ac觀察，
0 M# Y$ D/ J7 [* N4 S這樣開關該怎樣有作用。
/ C5 K& q7 @7 m$ \順便想問看看我上面這樣接，有哪邊接錯嗎?
+ G! B' s- \* P) e或是可能會有什麼問題，
因為我把op拿去放在取樣維持放大電路(SHA)裡面，
出來的結果沒有很理想，
輸出都跟不上輸入，可能是頻寬不夠，
* A7 K- z3 F) g5 b; u' W但我原來單端那個OP頻寬有到200MHz，
" D) e5 p* U' B5 G希望大家能給點建議，謝謝。

# D. ^( V! c$ f% O' k4 C8 A模擬SHA結果
5 }/ B9 r* J& g8 U9 U7 u

mbission

1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去
' d/ D6 D9 t2 u2.接回去的點好像也不對,要構成負回授
3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential
0 s2 c9 W# o! Q% k1 o  input兩端及cmfb點設立初始值
再試一下吧

monkeybad

同意mbission
common mode feedback接的電壓有誤
另外如果是兩級的放大器 因為你都沒有採用diode接法
* X' T0 T  S/ H% @所以這兩級應該都要加CMFB 以確保dc準位

w765432001

5 `" N: K" l9 Y  a+ M感謝mbission以及版主提供意見~
7 u( l9 O5 ^* O我後來將電路圖改成上面這樣，
後來請教我學長也發現cmfb應該接錯了，
) U: H! v- q0 Y: X% @  d, M. O那我改成上面這樣還會有問題嗎?
) H: q2 h9 |' n, J不過我只要接一個CMFB電路，
那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，
& Q1 K( m* ^$ w3 z' J目前電路是這樣，還在模擬中，
0 i5 L2 I/ W/ `& A: Z# O有些還不是很懂，懇請賜教。

monkeybad

M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題
  m1 C6 b" {! |6 A) ?先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下
所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate

mbission

如果你第一級欲採用diode connected架構,基本上主極點會在第二級
Miller補償也不需要了

w765432001

4 ]; _2 P# R9 r嗯嗯，我有去看了Razavi裡面提到的CMFB，
5 O2 Q! _/ R( ^, X" s. v但對於VB跟vcmfb拉回的點還是不太了解，
9 n. W2 w  C/ t6 i  @/ I上圖我已經把M6和M7都改成diode-connected了，
* }7 V8 [3 n; W* C; a+ h4 s而結合mbission的意見，我把補償電容跟電阻都拿掉了，
但這樣我CMFB電路裡面vb要用哪一個?
' y$ F" r6 j# E# R3 Z如果vcmfb如版主所說，要給M1,M3的GATE，
我有試過vb選擇M2的gate，
然後拉cmfb到M1 M3的gate，
這樣輸出取樣的波形還滿正常的，但是好像速度不夠，
都跟不上輸入的值，

所以我懷疑我vb選錯了，
+ Y# O, M+ I& ^$ L1 d" O( w或者是哪邊弄錯了，
( ]# ]( Z, Q+ }5 J我繼續看看書本，有些還不是很懂，
歡迎大家提供意見給我

chungming

您好
看到你的模擬圖後我到不覺得是速度不夠快
因為沒有slew rate limit的感覺
& D6 v; W# k* s5 I; v& Z, M$ U, r每各step都有settling 到一各幾乎固定的值了
5 s+ s2 O5 k- ~% B$ y/ q5 F) k從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
$ P: J$ H) ]/ _) W8 Y但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異)
或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜
+ s' U3 H. V) o, X& B所以........光從模擬結果來看
# F* O+ J: N) m/ B+ N有可能是OPA的gain不夠
因為你的OTA是current mirror single stage OTA
gain ~ gm*B*ro , B是current mirror M7 & M8的比例
. B& F  V0 Z- G) R$ v" I+ C  i  f當gain不夠時輸入和輸出的deviation會變大...相信你知道這點
當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)
* w, _( C( y  L: i* P$ T貼各paper給你參考
. w- L& G/ U/ a這各paper我曾經有使用過
& v! x0 o0 r) M% g$ v( i不過沒用在向你那麼高的切換頻率下
paper中的UGF只有1.2M
3 c3 M7 a9 g3 C% v: Q" y( q4 l% I我改到約4M左右
看你的切換頻率有20M這麼高
電流ㄍ一ㄥ一下或許有機會

mbission

你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近,
然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
9 ]1 s' F/ _( f$ T+ T  ^你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,
( ~4 v& K; n- G- qdifferential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....

w765432001

感謝大家的意見，
我有大致調出我的op雙端輸出，
不過我拿去接取樣維持電路又感覺有些問題，
因為我第一級採用diode-connected的接法，
本來應該增益是gm4(ro4//ro6)
# d+ [. h7 I0 K: z0 z* h因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)
4 Q4 M1 a0 L' f. a, a7 t由於這樣所以我增益就被大大降低，
本來有60多dB就不見了，
那我該怎麼辦勒

( |' v: \# |1 D- z3 n" g4 |還是我該用原先的架構接上兩個CMFB才能有高一點的增益
但是回授的觀念
接上回授又會降低增益(1+AB)
接上兩組不就降更低
( z7 x" ^/ G- V$ u1 @5 @& X如果真的要接上兩組，那我是不是如同mbission說的
! _) E+ p/ A' f% X( t, ]一組接到M1&M3   那另一組就接到第一級的M2
% l/ `8 y% S+ K( f這樣觀念對嗎?
& \+ H* o' N- C0 O  j9 \1 P那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?
1 X# A. n6 Y$ O. X% m* k然後在接上補償電容跟電阻。
. _2 U& [" _  G3 M' E2 b% V這樣想法對嗎?

mbission

建議你把第二級改成cascoded的架構(如果headroom夠的話)
3 y: }% X( G, ?/ U如此就不用改變CMFB的部份,gain也應該會提升20dB以上
" R9 ?7 p2 ]# A0 a( U! d/ S
另外導正你的觀念,所謂的回授路徑是存在於common mode path,對
: p/ ]: |* u& P9 Hsignal path gain 不會有太大的影響