請問使用power ring會有出現此error呢?

wombatwu

我已確認電路無誤，但在電路周圍畫上Power ring,Gnd ring就出現以下softchk的error訊息。
: p$ g3 f' b& K4 c. s$ T請問有前輩知道原因嗎?

錯誤訊息如下，
check SOFTCHK SUBSTRATE UPPERALL.-2Errors

這兩個錯誤都是針對power ring。

crystal_blue

你好:
      一般來說出現SOFTCHECK的問題，就我的經驗所遇到的情況
都是因為下列的原因所產生的:

! `9 N, a6 O# Q3 R* N1.POWER PIN 沒打上
. e+ E3 o, k% a2 I) _8 E2.POWER PIN打錯 (如 VDD OR GND 打相反)
; q& @1 |$ E7 j. s# ~3.不同的電位沒用LAYER做區別(如SUB2 )
5 j, B$ U. _/ Q  ^. x  P* K# w
以上是我曾遇過的問題，提供給你參考。

wombatwu

不好意思，我忘了補充還有出現Extraction Report的error，

WARNING:  
0 Q6 Q# D7 n- X: W. y0 v9 |1 f          Stamping conflict in SCONNECT - Multiple source nets stamp one target net.
          Use LVS REPORT OPTION S or LVS SOFTCHK statement to obtain detailed information.
0 k& v: [5 \, \; b% Z
crtstal_blue前輩，謝謝您的回應，經檢查我的power pin沒有打錯，且怪就怪在若我的power ring 用nwell全包覆起來就會出現error，但若將power ring不完全包起來，而是呈現"C"狀，缺口再用metal層連接，此error就不見了。請問您有遇過這樣問題嗎??

arthur03226

檢查一下，被power ring包起來的線路裡面的ground有沒有把電位接出來?
感覺起來你的ground (p+ diff)似乎是由psub接起來的不是由metal連接