quartus II 使用問題

happpyend

請問在quartusII上面, 假設小弟希望寫一個ring oscillator請問該怎麼實現???
! Q& I8 F" a4 @5 q
2 v8 x1 T+ H3 ^因為不管我用stucture或schematic方法, 經過tool compiler後, 它都會自動幫我把串接的inverter

! ^3 u2 X1 _* B; _4 |' j/ Q0 b給消除掉, 請問該怎麼辦? 有什麼辦法能夠讓我的電路完整的不被tool給最佳化呢?
& c- m$ z+ |* r( `
9 x& L/ I* t0 B; L如果說在DV上我會使用dont touch的指令, 可是在quartus2上我就不會了, 煩請各位大大解惑

感激不盡

sieg70

可以用 keep 的attribute把 NAND gate間的node給保留下來.
' }. p, W5 K* g  }  }' W
在FPGA上實現 ring osc 不是不能作, 但不會像 asic製程那樣容易分析, 以FPGA的習慣用法來說, 並不鼓勵這樣作.
4 R: J& j, `4 f: `4 F* g" |
$ U+ C. s- w2 G2 T[ 本帖最後由 sieg70 於 2008-5-2 11:03 AM 編輯 ]

happpyend

比如說我的code如下:

module firo( run, Dout);
! r8 x" \3 T: y  p, o
input        run;
* T/ X8 D! T( r2 \. \) N9 Xoutput        Dout;
  Y* G0 b' F1 {/ Q9 b4 b
) X- t5 w. l7 a8 o, {! Hwire run, Dout, w2, w3, w4, w5, w6, w7, w8, w9, w10, w11, w12;
wire w13, w14, w15, w16, w17, w18, w19, w20, w21;
( Y; ^! y% K; [8 }) |
nand na1(w2, run, Dout);
xor x1(w3, w2, Dout);
% _1 ?! ^1 a% c* ~. Dnot n1(w4, w3);
7 W3 P  J- U. e: v) b6 c& T# u, A9 ]not n2(w5, w4);
, Y* }4 }: |1 _not n3(w6, w5);
& C0 C% z5 Q+ h9 r1 B5 q) onot n4(w7, w6);
not n5(w8, w7);
( G3 R' A- x. w  d5 a$ X) G, `$ J, Pnot n6(w9, w8);
/ c# ?2 f* m3 D/ }3 l; nnot n7(w10, w9);
xor x2(w11, w10, Dout);
not n8(w12, w11);
1 q9 E" n5 E. d+ }5 b, m' Axor x3(w13, w12, Dout);
not n9(w14, w13);
xor x4(w15, w14, Dout);
- h6 I3 |9 a1 x: S4 E+ a; |not n10(w16, w15);
xor x5(w17, w16, Dout);
0 m. k/ H; h; z! B2 [- lnot n11(w18, w17);
7 S+ I! c' d' w) f/ fnot n12(w19, w18);
xor x6(w20, w19, Dout);
" f/ U9 H5 u2 |# E: O; p6 Qnot n13(w21, w20);
not n14(Dout, w21);

endmodule

那我要怎麼加所謂的attribute 才能夠keep我的電路呢?
不好意思,因為對此不甚熟析,希望大大能夠做個範例指導,這樣對初學者的我能夠較快上手

感激

jason_lin

keep語法,你試看看吧!
Example 8–43. Verilog HDL Code: keep Attribute
wire my_wire /* synthesis keep = 1 */;
* L/ y# z" ?* l% V0 G, l$ h' V
Example 8–44. Verilog-2001 Code: keep Attribute
(* keep = 1 *) wire my_wire;
& h. A" G; ]2 I$ `$ C  W/ H5 F
Example 8–45. VHDL Code: syn_keep Attribute
. D  g$ R' x: y! u7 asignal my_wire: bit;
attribute syn_keep: boolean;
attribute syn_keep of my_wire: signal is true;
  p% X& U+ j" N; r$ ~4 p$ l4 |# J
附上Quartus II的handbook片段,如下: