|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 6 |( u6 L1 O$ Z, m g+ ]2 l6 {
K$ ?/ A& L/ I b8 Q( O恩~問到樓主我是甚麼學校?這個嘛!
" a# {0 |4 T! T; D不是台成清交,也不是中字輩,更不是科字輩,& u6 k1 j: s( X5 s6 x; v5 G! C, A7 J
小小的私立學校,就不方便透露了,( C3 i' ~0 |$ ?+ o2 }8 [# j! h
大家可以私底下交流。
+ x# a# r! \# m. c6 y( x0 g畢竟還是在學習中。
7 J+ R1 k4 `3 [, S3 ?& w) X9 p |PO上自己layout的一小部分,也請大家多指導,該如 ...
1 I5 r4 C1 I% b' K( D/ @* V3 J2 y5 x/ d+ s9 _
跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)* K6 H$ s9 A; z5 ? g) S* U
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致" @- K* `3 c5 |3 E3 ?, k$ q
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...5 z& E9 I( S( K* u: @& G
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間0 D: ^$ N4 g& M
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
5 W- ]; X1 |9 W3 B( h1 V" E7 w我今年也有比...不過沒交XD...所以沒有進2 W) V- J1 p& e( l
分享一下我畫的rdelay2 B. F( V# ?( g7 m9 P1 X
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
. f" R# P6 Y" A3 ~: v+ L+ d2 u+ d* t# @' M' `' Q0 U
$ @8 v: _1 I- V( v: R D d3 A[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|