|
創意電子運用CADENCE 益華電腦ENCOUNTER合成與設計實現解決方案協助將五項90奈米設計成功試產(TAPEOUT)2 k% E- G, ]3 A5 c# s% D, {* w* p2 }
創意電子推出加快18%的ARM 926核心 大幅縮短行動與視訊消費性應用產品的上市時程0 n" A; ?, {+ Y' c) y7 Y) F. A" b
0 z% q& j! z- Y, Y2006年11月09日– 全球電子設計創新領導廠商Cadence益華電腦宣布,SoC設計服務領導廠商創意電子(GUC, Global Unichip Corp.)運用Cadence® SoC Encounter®解決方案,協助將一系列先進90奈米設計成功試產,而這些產品將運用在無線與消費性應用上。Cadence益華電腦的解決方案在從RTL到GDSII的流程中,結合RTL合成工具(RTL synthesis)、矽晶圓虛擬原型(silicon virtual prototyping)與全晶片製作(full-chip implementation)等功能。
5 ?( k, e6 G' \" Q1 x }5 F5 ]3 _( Q0 t) [# Z, d; c
創意電子為技術領先的SoC設計服務公司,面對奈米設計的挑戰,創意電子更著重專精先進製程與高複雜度的SoC設計。Cadence Encounter SoC解決方案使創意電子能夠將五項90奈米設計成功試產,同時使設計製作時間縮到最短,並通過晶片驗證。這五項專案包括行動與視訊的消費性應用,涵蓋1M到8M邏輯閘數(gate count)以及100 MHz到400 MHz的時脈範圍(clock range)。此外,SoC Encounter RTL Compiler 的全面性合成技術,大幅改善ARM926核心的頻率(增加18%),同時standard-cell的面積也減少了10%。( c; G# K; p' I& b+ D
/ i7 t1 m! r$ \! d5 ~
「我們的目標是在今年年底前完成八個90奈米技術的tape-outs。」創意電子總經理兼營運長賴俊豪先生表示:「Cadence Encounter SoC解決方案是經過量產驗證的世界級技術,我們很高興這樣的技術協助我們解決了速度與面積等問題,不斷地為主流與先進製程技術節點,提供最快速繞線到矽晶圓製作的成功路徑。」
+ j) z9 _9 R0 d$ k; G% n( S7 Z) j
l4 E2 K& z d/ S/ b! X「我們很高興Cadence益華電腦Encounter平台展現了絕佳的速度、能力與完備性,為創意電子提升生產力,並及時推出許多成功的tape-outs。」Cadence益華電腦數位IC Implementation副總裁戴偉進先生表示:「我們樂見創意電子的成功,也期盼未來的永續密切合作。」 |
|