|
PLL的設計者應該會給一份floor plan吧
( @! \' R% z2 R* O如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責! x2 H. I9 z7 ?
+ F4 c( v5 O+ s! O2 L6 N1 |3 `( V7 I
給你幾點我以前交給layout的PLL的擺放位置# A6 }+ D: g4 u& ]' X- f
首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
0 v' E4 y4 i, @! B( r而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block( i) g c% [4 W5 d$ M& C
接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接/ I1 [9 q# _+ y1 _$ R
再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...
' I1 C3 H U2 U1 ^ W. N+ E+ Z$ j/ y ^" D
|
評分
-
查看全部評分
|