|
■ 本書特色
. \0 O% ?4 m( c" f* J. X$ o" R' q0 t
1. 本書以SystemC來說明VLSI的新設計型式,並將JPEG編碼器為對象來解說SystemC的系統開發範例。
1 }: I* E4 E, E2. 本書除了說明SystemC的程式語法外、也清楚的將模型描述方法、SystemC模擬驗證方式以及行為合成的使用方式,由淺入深的說明,使讀者更容易掌握現念。 3 v+ f7 G# o3 o6 U( ?
5 [# R4 ]8 w( H2 {7 R
■ 內容簡介) o+ R$ o3 {5 m0 M9 J" ?/ U
" Z8 q0 [; F! {' K X3 K% a& _1 U
本書是使用SystemC來說明新式VLSI的設計方法,SystemC描述VLSI系統,是以單一模擬核心,高速驗證系統整體,此行為自動產生硬體之新設計型式,本書在說明SystemC的程式語法、模型的描述方式、SystemC的模擬驗證方法、行為合成的使用方法後,再以JPEG編碼器為對象來解說SystemC的系統開發範例,而本書內的JPEG設計範例是由東京大學大型積體系統設計教育研究中心、Cadence股份公司、Synopsys股份公司以及日本Motorola股份公司協力完成。適合對C++及VLSI設計有興趣的人士使用。6 C/ g# x" W) {0 L
t$ U: b% i$ O8 R
5 S3 r- Z2 K4 u- B1 W5 L, T2 A' I
, |& X& V% y$ D$ l$ m& X2 m0 a8 J6 y■ 目錄' k+ {. ?; L, v2 S# u. b9 d9 b
4 h" R- x( g3 k1 B/ y( j% X
第1章 C語言設計概要
; N- L. W) b6 [# W2 q1.1 C語言設計普及的背景1-1- k2 l0 K1 U. H7 y t& U
1.2 何謂C語言設計1-3
3 Y" q) B: Z% T1 ~1.3 C語言設計的優點1-5/ p2 g5 s; l! L' D6 N
1.4 SystemC概要1-7
' H8 R$ x u8 ~/ G第2章 以例子概略說明9 R& X" \3 e( U8 I9 ?& u7 Y0 c
2.1 顏色轉換電路概要2-1' ^2 m! r9 ~; A. p
2.2 以C/C++描述運算法則2-2& D# L1 C# H. c" L
2.3 以SystemC描述UTF模型2-7( N5 R) E4 W/ y, t- }. x5 T. Q
2.4 UTF模型驗證2-14
$ G9 T# L% m4 o- u2.5 以SystemC描述BCA模型2-152 {# S9 O2 R* o8 P: x
2.6 BCA模型的驗證2-19
$ X# H6 j* U, R! h. [+ y2.7 行為合成2-25( S4 x! Y3 Z- d: J; _0 D
2.8 RTL模型的驗證2-275 Z K( l6 S$ M. P5 t9 C3 M# ]
第3章 SystemC語法( `, R0 J, s5 m1 g7 x7 l# k
3.1 模組/SC_MODULE3-1: @" a; j5 ~! k) T8 _ L9 G$ g
3.2 埠,通道,事件3-4
5 M- y2 T/ U5 e/ N3.2.1 訊號埠,訊號/sc_in,sc_inout,sc_out, sc_signal3-4
( R/ D M8 T6 w# K4 q3.2.2 FIFO埠,FIFO/sc_fifo_in,sc_fifo_out, sc_fifo3-8
e. s5 \, b" u# j/ P/ a8 k3.2.3 事件/sc_event3-11- {% X" I/ V. K
3.3 型式,運算子3-13+ S3 }5 X8 Y- O3 m1 h8 J
3.4 行程/SC_THREAD,SC_CTHREAD,( H7 ?+ G9 j" |1 d
SC_METHOD3-16
/ P X# x, ~* t" |3.5 範例3-22
8 v |* u0 H0 D/ ^( l; \7 i第4章 以SystemC描述電路
! y# j2 e) y) s' L8 {+ A& r8 x4.1 模型的抽象描述方法4-10 M6 i9 [& @! ~( c
4.1.1 UTF(無計時函數)階層4-2
" w3 u( y; d, F& _* E4.1.2 TF(計時函數)階層4-5
3 U5 H8 I3 Q7 V+ J/ d Q4.1.3 BCA(匯流排循環準確)階層4-6
' G }8 }4 @- N# _) `' @4.1.4 CA(循環準確)階層4-9
+ p' ~, Q; b. X3 q( I4.2 微分濾波器的電路描述4-11$ x# R8 y/ X# V' Q5 p2 o
4.2.1 微分濾波器概要4-11, m. Y8 G9 h) v( \% K
4.2.2 SystemC模型的濾波器結構4-13
) A% G6 Z d& T4.2.3 UTF描述4-14
) |' A! `1 ]5 n. m4.2.4 TF描述4-17
4 i( k6 z; F6 x0 C' s- V4.2.5 BCA描述4-19 `4 e# O p- [( V: J8 H
4.2.6 CA描述4-23' f- |; v, P% a( }( ]% W
4.2.7 階層描述4-29
9 n2 {+ `+ \8 M- l第5章 驗 證
+ D+ ]$ J, J/ ?, ~& I5.1 SystemC主要函數的描述方法5-1
4 u$ p9 ]& o2 H9 `5 l9 u5.1.1 SystemC主要函數/sc_main()5-1& J, ~7 O& V }% a) V" D
5.1.2 時間精度設定/ sc_set_time_resolution()5-3) Q8 I' F: V" D+ Q4 K) b) B& m
5.1.3 時間單位設定/sc_set_default_time_unit()5-4* a3 c$ Y" w0 P# W
5.1.4 時脈宣告/sc_clock()5-4* y1 a; d3 @! W* |2 L% q0 f% @8 v
5.1.5 軌跡/sc_trace()5-5
5 J% x9 G( [1 i* q H9 K& o5.1.6 模擬控制/sc_start(),sc_stop()5-5
( A0 }2 Z9 j/ g& N" ^- g5.1.7 模擬時間/sc_time_stamp(),sc_simulation_time()5-6
" u6 d3 U- V5 `. V0 Y# E5.2 模擬順序5-7) `: m+ S q, }8 o0 V+ D9 M
第6章 行為合成
; c; _( f6 F( K6 n6.1 行為合成概要6-1- J; v# |; N5 x7 O# f
6.1.1 何謂行為合成6-11 L. R4 S# O1 I' e+ B
6.1.2 邏輯合成和行為合成的差異6-2
9 n$ X7 B, G2 T& f5 j6.1.3 行為合成的優點6-4* I3 @2 C# {' g9 A+ W; h( Q
6.2 行為合成的處理內容6-7- c1 }# L0 {% r
6.2.1 輸出入關係6-7% ?5 C, S8 |4 p. Q: T% _5 U
6.2.2 行為合成可能的描述6-8
i/ f$ r! i! a8 j7 V6 P6.2.3 輸出RTL結構6-10- \9 t# R1 ?2 ?1 j: `0 `! a) F
6.2.4 行為合成中進行事項6-11: f+ @, T5 m: h: T2 L! C- U! r+ n
6.3 使用行為合成的設計流程6-15
) c2 l& `) ]: I6.3.1 硬體規格的決定6-15
* B7 V; A# e" N9 z. W# U* @6.3.2 行為合成可能模型的描述6-16
1 V' ]7 s$ G' l6 l6.3.3 測試環境形成╱行為合成前驗證6-17
- `$ l0 }0 w) {) K$ p0 B6.3.4 進行行為合成6-17* P ~% v9 a: l' _3 ^# n
6.3.5 行為合成後驗證6-173 N% z7 e+ m- K: _/ l7 g2 R( f2 D
6.4 如何使行為合成成功6-18
x. j4 G9 [5 X第7章 JPEG Codec的設計5 f( @. ?7 j/ }" F5 n+ N
7.1 JPEG概要7-1$ f5 W3 r/ [7 l5 S$ _! H
7.1.1 何謂JPEG7-19 k7 E) I7 _7 g. V C
7.1.2 JPEG基本方式7-3
2 C+ B+ k& j' I8 T" @* ~7.1.3 編碼,解碼例子7-4
4 b) Q* o! \ M( _! @7.1.4 DCT/逆DCT7-5; t& J1 T* |+ w7 D9 s
7.1.5 數位化╱反數位化7-7, n! |" d* p# u* a
7.1.6 熵編碼╱熵解碼7-87 d2 r. U) ~' U
7.2 運算法則描述7-10; Z) H+ i6 \4 k& y- S
7.2.1 IJG的JPEG編碼解碼器7-102 p" v/ Z4 J0 e, i4 r
7.2.2 JPEG編碼程式概要7-11& |2 F$ }% D/ c
7.2.3 函數構成和資料結構7-141 |3 ]2 U9 [ `1 B
7.2.4 源程式的說明7-16
" P0 M7 K) Y c5 L7.2.5 DCT運算法則最佳化7-20
6 T: X2 v. R+ ?7.3 SystemC描述7-27
7 i3 E3 w0 G9 V C5 b2 l1 S7.3.1 模型構成7-27
" N6 a6 f: {/ }; W) ]7.3.2 檔案結構7-29( @# E. X" [- w: j E, V* D
7.3.3 源程式說明7-30
& t& i+ G$ @5 t @! d7.4 驗 證7-40 ^% u; {# v0 s/ l3 j
7.5 行為合成7-41
9 K" C8 [" S6 R0 E2 v7.6 FPGA操作確認7-420 Y& S; k% r2 J; V6 v, |
7.6.1 設計流程7-42
, q8 K3 v3 T4 `9 k. V* c8 [+ A7.6.2 RTL驗證7-435 B5 O5 Z. _( A; V
7.6.3 邏輯合成結果7-44
7 x b& T Q" o! g X7.6.4 佈局連線結果7-46. l7 h L4 |: t% J) K) B* t
7.6.5 FPGA架構,操作確認7-47
3 v+ m) B; h- S5 l附 錄5 R; A5 d& Y7 S6 N- Y
參考書目
4 u @2 C7 y+ y$ x' D0 A+ k索 引 |
|