消除pop&click噪声的Vbias偏置方法

adele

如题，为消除电源上电和掉电时由于Vbias发生突变而会产生的pop&click噪声，可以采用将Vbias设计成随电源的上升和下降变化很缓慢的偏置电压。
+ n2 {5 i; ?0 i6 q7 V9 w如图1，将Vbias设为Vdd/2,想要的波形应为图2中黑线所示。(电容为1uF)
上升部分没有问题，而在下降部分时，仿真结果为红线所示。虽然变缓了，可是将电全放掉到0的时间实在是太长太长了。
' S, b& H+ S  Z7 Y4 G5 B# ?请教，仿真结果是否正确；
( v  u. V. j! f( z, h! M+ V           还有别的电路可以实现这一功能吗？
8 p) ~% K% G+ F

adele

上电时候的延时总有办法解决，比如做一个RC振荡器，数多少个clock后再打开Vbias.
% N; {+ B! G4 F3 Y图1的那种结构，上电时的延时受电源电压大小影响太大了，电源电压增大时，延时作用起不了多少。

6 Y5 d8 h2 _/ U2 f7 N掉电或shutdown时，比较难办一点，头痛。

: h( p+ m6 l, U( ]* m6 j& Tspec: 上电延时在100ms左右。
, J: z) X, R0 b              掉电延时在30s左右。

adele

好像不是那么简单的.......
/ X$ R' ~* m$ P  u# E自己顶一下先.......