Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^! P$ L! r# d& [. N. S
畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><% u; [( K2 }0 n9 C7 c- o2 ~/ U5 U
另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。$ z) A* U' U% C* z- k' R
所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。
& Z, F; @/ M6 X但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
& S4 c5 `3 l7 v; ?( u/ c至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!6 C5 T& i9 ]7 j
訊息:the file is binary,LVS can not perfrom iteration
. I* B9 |8 }1 [-----------------------
& }4 A3 n( l* F5 Y+ R5 U$ D不懂為何說我檔案是2進制檔不能重覆執行.....
0 a) r/ K, W; c0 e% p' f3 X我在LVS Setup 設定畫面中9 |6 M6 M( {6 f! B) w# b
layout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
5 l% \% r. w: k; F( s. ]6 @2 B
; k9 ]4 e8 v5 P1 mschematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)" [, L( e0 }) s( d2 X4 [+ h

! h$ w8 o9 x/ Youtput file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out2 t* B& [9 P7 f. x7 S
----------------------------------------
/ ?. A0 o9 A% ^8 g, g然後跑LVS 則出現如此錯誤訊息  不知為何?
/ e9 @. J# @- I$ Y$ v! M- J0 m我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!$ H' q7 t  |# Y2 ?& O
所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^/ g( @+ }: S) p* }2 K" n0 t, Z
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...4 P$ J5 |1 m  q3 y, V4 S
6 j' @: _, i8 J7 a
[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!
1 ]( i2 W$ u4 y. p我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名# f/ y1 ~* o, t/ J* e
        L-EDIT轉出的檔名為inv.spc ;  小寫檔名' W$ d+ Y2 Y# M7 Q
2個檔案存放位置在LVS資料夾下;8 I$ r" w9 y7 S, C  x, v
INV.sp   netlist及我加入的command如下:-----------------------------------------------------
, {7 _6 z- E5 l* SPICE netlist written by S-Edit Win32 7.03
- D- |0 U) P& l6 Y* Written on Sep 29, 2007 at 22:01:15
5 B0 i& c* Z! C9 e  E& m3 k* t4 S$ x1 D
* Waveform probing commands% n0 E/ S7 B4 ^2 |) v8 _# S% L( T. T
.probe7 d- ?3 |# q8 W) B1 m
.probe noise dn(*,TOT)
5 S- A6 u6 Q( H; T( X* O2 L.acmodel {*}% g: G- F7 \. B& v4 U
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"& B- `7 H# V  I" g
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"7 |8 s" f9 u; s( m
+ probetopmodule="INV"2 p- O8 _. e( U8 U1 R* y. }
.include 'ml2_125.md'
9 I  n" {! S5 w! b( ?/ i, B4 S- L* _' j9 h
* Main circuit: INV
% S5 P6 m/ B9 e3 L8 ZM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u ' G/ a. p) y9 L+ W
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
/ b* D, G! {" [9 }' o) a# A( K. N* End of main circuit: INV" p0 F0 K, @; [" M, `
----------------------------------------------1 [6 j7 H* S7 X9 g) |; s
我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。
7 j; Q+ K/ s1 g, I8 M9 X0 ^2 P- Z
5 @* B8 r) \& u! Binv.spc  netlist及所加入的command如下:------------------------------------------------- @& r0 E; A8 p3 N3 u6 l# S  ^( }
* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;1 F% w( N- y0 \0 X. B7 Q0 @
* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb/ E3 c) ^  ]4 s3 _* f  [
* Cell:  inv        Version 1.15  r! k4 V( ]8 o1 M4 `
* Extract Definition File:  ..\Samples\SPR\example1\lights.ext) @+ ?* _' f/ @- g, Z+ F9 A0 a5 n
* Extract Date and Time:  09/29/2007 - 21:59
& x2 ~- l) N4 s5 I: x4 G- Z% r( j$ G4 z  |: |- ?9 p; t1 i
* Warning:  Layers with Unassigned AREA Capacitance.8 b- G3 _1 f$ G$ `9 z) |
*   < Base Resistor ID>
$ M, L$ s! A" v# n# ^2 R  I2 G*   < Diff Resistor ID>
1 O$ W/ M: o% a# t  O7 z$ T! L*   <N Diff Resistor ID>
; l& U- d, N* j6 b( K*   <oly2 Resistor ID>
% v6 o% d; X4 s7 H" |3 r3 g*   <oly Resistor ID>
/ x% F7 R9 E% ]8 i*   <MOS Capacitor ID>
+ A' {( e/ l( l, O! A*   <NMOS Capacitor ID>4 H! [0 G: C$ Y( \7 B2 Q
*   <N Well Resistor ID>
$ L# c# o1 C5 l7 W. z+ C* Warning:  Layers with Unassigned FRINGE Capacitance.
% R. h3 o( G8 d2 d' a! b*   < Base Resistor ID>
0 k9 A7 ~0 s+ w" E+ M, @$ R3 A! G5 v*   < Diff Resistor ID>+ u5 i/ R+ |$ B8 _: |  g$ i9 r
*   <N Diff Resistor ID>
+ x# X0 \9 T2 R0 X: k*   <oly2 Resistor ID>3 Y4 b% ?# B4 M+ G0 W, f( q' g5 Q
*   <oly Resistor ID>
( E% W$ G" C, [3 P. H7 ~: a' d9 d*   <MOS Capacitor ID>: D- d1 F! k, r+ }/ g& U
*   <NMOS Capacitor ID>2 e, k- }7 I9 |0 l; n! X) k
*   <oly1-Poly2 Capacitor ID>
5 H& q! k0 J  k0 |* \% L9 {*   <ad Comment>
5 w1 H( r0 O9 W  O4 t" k*   <N Well Resistor ID># o( {, B5 j% l4 x: |$ e: w4 @8 o
* Warning:  Layers with Zero Resistance.' ?( i* Q; C5 o
*   < Base Resistor ID>& R8 v# w: V; s$ V$ M5 k% t" O
*   <MOS Capacitor ID>4 G4 ?) M2 Y( v& f) H& k( L5 z% k
*   <NMOS Capacitor ID>
1 e! h: P. e6 n3 A5 N*   <oly1-Poly2 Capacitor ID>
8 ~1 z1 }5 w0 E7 a* ~6 a/ s*   <ad Comment>
4 k9 X  K( Q0 |6 y
- M" s) K" \; b0 E2 e4 V2 T6 z* NODE NAME ALIASES
" O) @, d, J% p% o*       1 = A (4.5,-6)6 i! a7 G+ f. u( B9 D5 X% J
*       2 = Y (17,-5.5)2 }( Y- A) y5 |: X) V, P
*       3 = GND (21,-23.5)
' x3 M; R" P4 y7 \, Z( J*       4 = VDD (21,17)
' `4 T! {9 ]% f) X
# d; W) `5 e6 a8 a.include 'ml2_125.md'7 |4 i- }  V* K. f3 b% |# y6 J$ D
M1 Y A VDD VDD PMOS L=2u W=9u
# B! _5 g+ g% [4 ?$ K: P. f4 O* M1 DRAIN GATE SOURCE BULK (14 1 16 10)
2 w  @1 Y( F; y4 z* ?& X3 wM2 Y A GND GND NMOS L=2u W=5u
& y( B4 h9 s% F0 h2 C8 n% k. C1 V* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9) / b9 L4 p7 C# u6 N, V8 X
) y6 [8 ^2 r* b
* Total Nodes: 4+ n% I; ]) f0 |# C$ K8 T
* Total Elements: 27 U: k( f9 b) f# `  u& ^; }
* Total Number of Shorted Elements not written to the SPICE file: 0
7 ^. l# r: Y1 R1 O4 P% q* Extract Elapsed Time: 0 seconds
) s* o* F( t: [' N: R+ G6 W3 f.END
! f  ^8 @( I% }----------------------------------------------3 J4 c/ z! y% ?: H8 f0 N
我也只加入.include 'ml2_125.md'  這行命令而已
! l; E. X. Z2 |5 e& \* r
4 F( n; G' z" O+ ?$ Y! ~$ K$ s& R7 p0 R4 S, ]1 _5 w( w* h. M
麻煩大大有空時 看一下唷   ,在此先謝謝您^^6 T* E4 I, V/ F: S4 v+ p9 Y/ n' X
# Q5 T6 h  |8 O/ z1 h; t3 I
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for
: z+ i  E' I7 o; k, d  K* Main circuit: INV/ M: `" F7 y5 V' `
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
3 z  ]$ T/ {$ H9 t. I6 X. dM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
: X  p+ }; N6 a* End of main circuit: INV1 I: j" c" h. d5 `$ B% s' D0 E$ z

+ S* Q5 \' g8 Z7 y( U, playout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好 $ X* T+ ?1 `: p3 L% q% j7 g) s
您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。5 m5 w5 C# [$ [6 S3 ?) |$ r
我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
# X' [( O8 m/ |+ J3 A, i
- r. n# T( \( e* ~  V0 l1 f9 Q開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc7 a* b* w: f; g
                                                               schematic netlist選項  選擇INV.sp
- b9 v" S: ?: u( t; W% e                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路, J) N+ J% ]9 |: s) }
                                                                                                                          徑與檔名     .out
+ V; P# U! B5 K0 l! _( x6 M
& _: `" E  r% P* D                                            overwrite  existing  output   files 也打勾2 `' o4 ~6 _9 B2 @9 z2 J
最後直接執行F5 來RUN  
  M2 z4 B9 T( v1 k$ F9 [2 r6 i
+ H" a. G3 F  S% a; W不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下  u0 X- e4 V$ x
* Main circuit: INV& Y; q) x: G" ^6 x
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
/ d2 J* l8 b7 D( x7 l! v0 sM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u4 g9 H( m, c4 a" X( e' [: \
* End of main circuit: INV
2 `% y' `. q$ a8 R# a9 b0 `2 q
7 [$ P$ l8 L* b2 {layout刪除# M# N* Q8 n& E; B& ~# K
.include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式3 G2 `! V& x( R, o& A7 u$ P
目前還不知道要怎麼用
6 r/ _( j$ A' U! E! i" A# D8 t希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^
2 V8 ^( R) y1 T" N/ i( W小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
3 Y+ Y6 O( N. j* i2 r- S小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!
. ~2 u; t( D+ C/ }- M; U8 H1 D
; G5 M3 n$ ]% p2 i: \# G& R學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
% \$ H) O7 x, P% K因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
9 n) h/ p- Q2 V5 g4 p3 c6 Z4 t% J6 S; J( [( e& o( ?0 N
小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^
8 G: P! j1 M; b唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><  x# X- F' e& ]4 A
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,
1 d% ~+ t" t2 R9 u5 P2 H& K. U+ a5 Z4 |( I
CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......6 y- ]" ~% s* U

  v, V4 {1 \# U" I) u" C, M謝謝各位學長們的資料了
# ~- ]" C1 r: j* _3 g/ f6 I5 x: m7 a
% I  v! i4 H0 x- ?4 |謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大; i' S( H% w9 n3 T+ w
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:' g( i. w7 r7 K/ i" g/ Y
could not run simulation.3 H- f1 |9 v7 b) o% j
please check your  dependencies.( u6 c) {0 a# m7 n/ n
然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示
* }0 k6 v- B% U* `queued 的狀態。( z6 H9 X' d! X1 R# z; S# A
不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息
3 B$ E+ }8 m- _! S
: ]9 M2 a# I6 C麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!
2 x; [5 P7 A0 o3 w* L5 I3 \僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?
; l, R2 U8 s3 c1 V" b7 Z$ [) V但小妹下指令如下:
; F% K* `- e$ ^# |! M& u.power  vdd 0ns  100ns
8 u; c3 s; q+ W7 Z# v( R跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!( J7 h8 C6 @" e6 A/ z) h. P
麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0
# o. }7 z+ r* n* n
1 |* o+ {" _( [% B" kvdd需和電路中之電源名稱相同0 |3 G- ?+ `2 e

: v; Q3 t7 \6 q$ ^& r* P! f) [' E% s電源一般就如上列所是就可以了
3 F3 }6 j. ^! }( s$ X* x2 p% h' |& p1 R+ d/ Y
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
0 p- i1 W" V  d4 y8 n0 M* z* ]不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎?
" \" l3 ~0 e6 g: b如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…- R: k3 Y# H0 x
圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
. H: H0 L( V& C* m6 V謝謝m851055的協助^^
. `0 d0 E5 s  g* Q6 M小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!5 x1 F" L  ^; Y- i, g
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
0 o( L+ ?4 c, x" t% p& ?/ w
+ c2 u& E+ P) t- R  S8 R
應該是Cadence 以及Laker等大軟體- S$ l: L9 N+ |, q9 j2 U9 O
一般人無法取得個人的license吧XDDD3 h) z: ~( g+ D
也就少人寫了
0 l6 R% e, \! w* b* y/ e4 t1 W而學校自己都會有人在training,所以囉~( L2 q3 \; z1 s) P7 q5 ~
書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-4 04:47 AM , Processed in 0.142018 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表