Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^; L) |: j' r, \  O
畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><
2 `( Q+ |) m# B* D另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。1 q- C' G0 Q# r7 @" Z6 Q
所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。0 m, Y: h  \. K9 F4 D0 }1 |
但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏....." j8 V8 Q4 i$ U1 Z& f* y( L* g
至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!- {# N8 p! B- m$ @. r+ u
訊息:the file is binary,LVS can not perfrom iteration) a9 r0 W5 Z' T5 N+ X8 w; `# z
-----------------------
% V; K  p6 A- _" x8 H: k& {# o不懂為何說我檔案是2進制檔不能重覆執行.....) ^0 Z' J! s9 G6 H
我在LVS Setup 設定畫面中
, r3 V5 [9 w+ s8 l$ Llayout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)# m/ k/ \# o8 N) V

2 B, [6 U  |, y& Sschematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)  x3 l" V, F: r! M* c) S
7 |5 W! W3 |  E/ m' r9 P5 ?
output file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out, \7 d( C' o. @9 W
----------------------------------------' S" \1 Z) v) d$ b! ~( b+ ^
然後跑LVS 則出現如此錯誤訊息  不知為何?
, G1 n, Y& W$ h( ]: V- c& @3 c0 C我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!
1 w! M+ _+ _% q' Y2 M3 ^所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^
* o6 Z) G, }- y因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...
: Z7 V) {" n* R+ p
$ t9 h8 Y# M. D5 x+ a[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!
1 F2 g, ~4 ]( t" r1 V* Z  h我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名
! r6 c3 z) Q8 B4 F        L-EDIT轉出的檔名為inv.spc ;  小寫檔名
1 ?8 q$ p/ z4 c. {% R) I2個檔案存放位置在LVS資料夾下;( |$ }1 U/ Z( m7 e
INV.sp   netlist及我加入的command如下:-----------------------------------------------------. D2 S6 A2 [4 V+ K; }
* SPICE netlist written by S-Edit Win32 7.03
: I# R' J; G+ M* Written on Sep 29, 2007 at 22:01:15
$ {+ r) |2 B" [- C5 ~9 z9 A/ y( u: ?% a  w! R
* Waveform probing commands0 a' F. I% q, d3 @, G0 a
.probe
2 W2 p. d  P) d- w5 Y2 w, K  D1 S.probe noise dn(*,TOT)+ W) K# M+ U! W4 W: B6 p4 Y
.acmodel {*}
" h: R9 x6 P; e$ q; N: ]- N.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"
( X/ y- y# Z) M' d+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"- O5 d5 _) n5 E# a  @4 R$ m" [& x
+ probetopmodule="INV"
, {: W$ T0 r: U' g8 k( u  F" r) f.include 'ml2_125.md'! J6 V, ~7 ^5 g' z
8 W) E6 C* i' N( o+ U
* Main circuit: INV1 ?" a; d. ]8 _6 I% O, E* [4 h
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u ( M# x+ |6 e4 i7 `& B
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
/ C3 d/ K' t4 A  t6 u) x* End of main circuit: INV
6 Y( f" b9 j- m2 h----------------------------------------------
; T5 O4 c9 t, O  ?0 C我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。( }+ a9 L" E0 E8 t
  p3 e( ?9 i/ f# z1 Z  }/ K, Q
inv.spc  netlist及所加入的command如下:------------------------------------------------$ N* B. _3 N$ @' H) k  X
* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
; T: u& V  d; u  a9 |: e- N* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb7 f- O/ T- m: C4 e" ]/ Q5 S
* Cell:  inv        Version 1.15+ g9 U( k. ]7 D+ x' Z  N, r5 o
* Extract Definition File:  ..\Samples\SPR\example1\lights.ext4 _6 b2 H4 B6 |" _& U* E
* Extract Date and Time:  09/29/2007 - 21:59) U/ [! \; a5 ^( I% `1 a

: {6 ^7 k7 w# O* Warning:  Layers with Unassigned AREA Capacitance.
2 W5 I; ^' y! J) m1 h2 I*   < Base Resistor ID>
5 ?, ?$ G3 K+ V  Y' u*   < Diff Resistor ID>- J6 {2 `' h; @0 U+ I
*   <N Diff Resistor ID>9 T+ a% r8 t7 V
*   <oly2 Resistor ID>
- i" M' u# B$ {*   <oly Resistor ID>
+ i, _6 Z& \# r8 F*   <MOS Capacitor ID>
6 A, V, [) l. G0 p*   <NMOS Capacitor ID>
- k9 u- q$ H" {*   <N Well Resistor ID>
# o8 X7 N# U" K1 @/ C" {! ]* Y* Warning:  Layers with Unassigned FRINGE Capacitance.$ ~0 {* I+ u4 }" }4 ~* z) d% J
*   < Base Resistor ID>+ A& _; u9 x. I" S  Z+ i/ B
*   < Diff Resistor ID>
! t9 ^4 h! V0 X2 R) O6 K  d! I7 P. h*   <N Diff Resistor ID>4 H2 u8 U0 w& F& u) H
*   <oly2 Resistor ID>6 u& c+ |8 |, r. e! ]
*   <oly Resistor ID>
1 h  l- H6 ]- v+ p6 z6 H8 x  M*   <MOS Capacitor ID>/ I7 L/ d2 a5 b6 H9 q
*   <NMOS Capacitor ID>+ |! w: X% n0 F8 ~
*   <oly1-Poly2 Capacitor ID>
& j# t( n( i: b; h$ k& J, q7 }  G*   <ad Comment>
0 g, P# y& n  K% x. t: F" Q*   <N Well Resistor ID>$ Z: m  E: M4 K. w
* Warning:  Layers with Zero Resistance.
: p$ z' ], \/ j*   < Base Resistor ID>8 d. F7 q8 H7 u; t6 S
*   <MOS Capacitor ID>
$ A+ K! L4 @+ ~4 v0 E& c*   <NMOS Capacitor ID>2 u8 q1 o# ~; [9 e2 E
*   <oly1-Poly2 Capacitor ID>
  x9 c! M* R& e; v*   <ad Comment>" A  @0 h! f  E, g7 J! X. v$ z

) ]2 D0 m* F# C% L( |* NODE NAME ALIASES
/ m& F- F- V0 t5 `. g*       1 = A (4.5,-6)
) c5 m; q6 I9 Q/ E*       2 = Y (17,-5.5)+ v6 B: t8 z% n# B+ g
*       3 = GND (21,-23.5)8 v0 c- m4 x! ?6 X. f6 f
*       4 = VDD (21,17)
! ^. A! o" S( W; v6 ]
* Q# x4 t8 v: d5 O$ f/ h9 ?7 n/ L% F.include 'ml2_125.md'  `3 `. i5 H) L6 `8 E9 @$ R; |- W
M1 Y A VDD VDD PMOS L=2u W=9u
$ J6 z  o6 x1 K5 A* q8 _- p( n) L* M1 DRAIN GATE SOURCE BULK (14 1 16 10)
7 B8 l# y5 `2 c/ VM2 Y A GND GND NMOS L=2u W=5u * Q( c% s7 I9 g  J1 Y' r& X
* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)
2 q: j/ f" S' O) W: u4 f3 v& K
* Total Nodes: 4( }* a$ q, t7 h! Z  S: ]
* Total Elements: 2& _. `+ y, O/ m! d, [
* Total Number of Shorted Elements not written to the SPICE file: 0
1 ~9 _6 Y4 U  z' C6 r* _( t* Extract Elapsed Time: 0 seconds
6 k  L  E' w8 m2 x) c  _+ A: O.END0 Y# K$ {/ d: B. j- G  j! ^
----------------------------------------------
% w) R3 j. C0 S8 T& q6 x6 x3 Y我也只加入.include 'ml2_125.md'  這行命令而已% z3 D+ b- [1 M. P8 {$ \
3 q: D* T2 {" V; R! O, U* w/ D, V

$ c% L) {5 l; c- v' M% K: t& u4 N8 |麻煩大大有空時 看一下唷   ,在此先謝謝您^^
, K2 K/ \+ ?: n8 n6 [8 p! v, n  E, T5 d
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for
% X. z+ ?" Q, [/ S0 f* Main circuit: INV
4 ^" ?# O8 D" H6 s( x& O: oM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u $ d3 a$ \. {3 j2 I
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
2 ^/ l0 W5 f* k9 f; K* End of main circuit: INV
4 \* V% R' Y9 b9 c3 s5 ]% m' S" p+ i; p+ x) R9 }/ `9 _& G
layout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好
; i7 ~/ R/ H5 k您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。% J* o4 W1 n: \/ k
我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
6 j0 |; P) I0 R6 v" h' E
+ K) V5 Z: j( p0 G開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc
2 L/ b' N  E# y7 ~, n                                                               schematic netlist選項  選擇INV.sp! Q$ r6 h2 _' ]( i
                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路/ O5 _; P6 r3 f; r, U
                                                                                                                          徑與檔名     .out
2 Q# ^+ ~4 ?7 `  x, m0 O8 F
  p7 F, V$ k0 v% C  G6 f) B  r# V                                            overwrite  existing  output   files 也打勾6 `; O9 b* l8 r  i/ ]" Y* I  q
最後直接執行F5 來RUN  
5 U' j& S  ?7 C, v5 v7 q
- i2 G: d) G, W不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下( l8 V2 I2 G% t( i, R& z) y: e" b
* Main circuit: INV( Z; u# x; h2 _* B9 ~1 {
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
6 ^9 ~/ n0 a" tM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
- N% m4 `* v! T2 j1 e* End of main circuit: INV
6 h+ ^6 m0 ~8 Y8 @9 t( Z" ~* J) x" G8 M# w( ]
layout刪除7 d( N1 L4 T+ ]0 }5 {' x. p, E
.include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式; H7 p$ k* s7 o' A0 B: G; S; O( Z' b9 Q
目前還不知道要怎麼用- F( _% O5 @  |) o
希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^  e' s& D) G4 a: w1 B: g5 P# m8 M
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!5 v- _; g+ g: \. K8 U
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!$ W2 M; A8 v# |/ c/ E

: o# W2 T1 C- W+ K學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!: x/ x' Z; R/ b+ ~- H
因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
% Z. W8 V4 g: i8 _7 B' a% t- u; N* z+ \
小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^% \( ?. J. g# }1 j, L- ]
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><
5 O+ J! m4 u& n+ n6 G大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,' h7 N) J4 C/ U* a9 \

; \: `2 ~" I- Y5 YCIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......: Q5 E. P9 G' p( v6 u/ e" p
& }/ Y1 L. Y. h% t$ C4 X) _5 d2 W
謝謝各位學長們的資料了
. u+ G  L$ L' O0 B: X( t' B! i2 P3 k  B' {( z# z; l
謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大  e" _& e; p7 \3 H. ]( \3 c
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:4 B, _! |3 v1 H$ i" @* P
could not run simulation.' y) A  M6 R5 d& K
please check your  dependencies.: ^$ `: H1 E+ o1 t1 W8 O0 `
然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示4 T0 d3 c& Y& w. Y! i, o0 D
queued 的狀態。1 q8 p3 K" C$ V8 D$ l! x
不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息
# s; M9 e) t0 [# I: K$ G2 M- F, G' p) G4 @. f
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!: W7 |$ L) v/ |) J
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?3 J7 O8 K- ?* t
但小妹下指令如下:: T% }; Q4 e& C1 a( m+ @/ q( ?
.power  vdd 0ns  100ns
1 P' h8 g# k- y$ T% r9 v, R跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
; l, U  v* Y! P6 _; y( p& r麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0$ I2 C/ z; Y, H+ u7 L/ U

, W; C# i1 L6 q- k1 D* Avdd需和電路中之電源名稱相同, R6 H' z0 J8 z9 K+ y4 h2 C4 L/ w

; Z2 D+ @( U7 Y, \  V$ Z5 B電源一般就如上列所是就可以了, X3 C( d) ]4 Q

* N* B0 D2 O7 W' p[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
  a3 X4 B$ l. `7 m' f2 i6 ?不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎? 8 M/ |3 O* h0 o9 F, I9 @( Y( Z
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…
$ F. l$ F" m5 r4 C" A* [圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表 8 l1 \: v/ ?  }6 L2 v) T# a5 G
謝謝m851055的協助^^! y. o$ u- M( c+ ?) r5 M
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!/ g5 j4 |# X! A# i0 l8 j
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
- [; s3 J7 m! c5 h. n
9 j, \, H6 H- L
應該是Cadence 以及Laker等大軟體
7 W1 [3 S0 D0 H* a一般人無法取得個人的license吧XDDD
5 L8 e! B( f! B9 ~也就少人寫了
: m$ u& ~' V! z. A& T, D而學校自己都會有人在training,所以囉~
' S3 S" w) Q6 K# d書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-4 11:07 AM , Processed in 0.126517 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表