Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^
$ d0 B1 g! N+ ^9 x: A& M畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><- k4 w( ]5 U' n  y2 u0 J
另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。
) N6 f  a; |5 A: k: W所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。
/ n0 L3 k6 b$ G; y& r- A; s但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....3 Y$ k! x4 |6 k5 y* w
至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!' r- z1 K. K$ D: b! q+ ]+ q
訊息:the file is binary,LVS can not perfrom iteration' j2 _* ~4 K- E/ H' S! _& [
-----------------------
' t. D; L2 g. T( ~不懂為何說我檔案是2進制檔不能重覆執行.....7 h2 b; ~5 }6 r( g7 y, ]0 Z2 Z
我在LVS Setup 設定畫面中( S0 S6 {& g0 o9 p' ]
layout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
9 l" w" ~- g2 n  Q
( D' S" o% M. sschematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
4 f6 Z3 _* S3 e  I6 C/ ^% Z: s: I! a5 r4 Z5 Y
output file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out& F+ m8 X2 D; z. \) {0 k
----------------------------------------3 \) ^0 ?# N. P1 p% d- N7 o4 Q
然後跑LVS 則出現如此錯誤訊息  不知為何?' P1 }+ ?& u- x' l+ e4 E
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!' d: t* u1 Y. S( C. i3 v/ e
所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^7 |1 M' X3 p0 y/ u3 }
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...; J! W* \. b% Z

: D2 {* D. e8 B# N[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!
* b( [+ ^! `( B8 ^8 T我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名# C5 A6 b+ B; }) F/ p& F& h
        L-EDIT轉出的檔名為inv.spc ;  小寫檔名
8 R5 {- n8 h7 }% X2個檔案存放位置在LVS資料夾下;: M2 w( P0 H/ C9 i3 z$ d! m
INV.sp   netlist及我加入的command如下:-----------------------------------------------------3 Q7 M) k" f1 B8 u
* SPICE netlist written by S-Edit Win32 7.03* ^) }+ I, ]% {) {# ]
* Written on Sep 29, 2007 at 22:01:15
9 e& c% \, J  h  z8 d3 u: u. H) Y! z' O$ [
* Waveform probing commands) |; c' b3 k1 Z
.probe1 S$ c( \; Y) a  N, Z
.probe noise dn(*,TOT)
* a9 c0 [+ e* I$ H9 R- m. Z0 }.acmodel {*}' B: V: S. K6 n4 ^: w# a: I! m; {
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"* Z+ \5 d4 {4 e: H# |6 w0 C& O- `* a
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
+ {, L- K0 |4 p; m# z$ A( c+ probetopmodule="INV"
  Z. f, Z) v! q; _; x.include 'ml2_125.md'
" L# N3 R$ b) F8 S$ I2 P0 X9 S' l1 u$ t3 L
* Main circuit: INV
$ x# k2 ^* y$ R% ^* w. CM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
3 }7 r* v! l- o! o# m, Z! uM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u6 _9 o& Z+ B. W/ ?- T
* End of main circuit: INV
+ V/ t% C# v. L$ y; T% H# ^----------------------------------------------
; C1 N; H( J% P我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。
! N. M  Y" q4 W# `  ?/ n; ^5 R
4 @* R# p  u7 A3 p: q* D6 Kinv.spc  netlist及所加入的command如下:------------------------------------------------
7 e$ p+ r0 n7 v) u3 i* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;1 o3 B5 d! d/ D
* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb
; [2 S: M) @1 Q  G5 j' n' P2 ?" Z. w) c* Cell:  inv        Version 1.15
$ I3 L1 l2 H' F; ]2 G9 G4 r* Extract Definition File:  ..\Samples\SPR\example1\lights.ext
0 O9 l# R9 r) y3 K+ ?; k' M: f* Extract Date and Time:  09/29/2007 - 21:59
" A' i* u6 H7 y  b# ^. n8 W% ^3 n) Q3 ^, G4 s7 s
* Warning:  Layers with Unassigned AREA Capacitance.
' @' P/ }3 B$ Y0 c' q. j* ~*   < Base Resistor ID>4 `1 p" {2 S& \) ^( P
*   < Diff Resistor ID>
* k" T9 F0 N7 O/ w0 E*   <N Diff Resistor ID>- w7 t5 f* ?. f6 F9 u# l+ H/ d
*   <oly2 Resistor ID>9 a8 L1 l$ B1 K% d$ {% r
*   <oly Resistor ID>
& n8 o; D& E6 e: y0 T. w*   <MOS Capacitor ID>
: [, b/ B8 A) Z- E' g*   <NMOS Capacitor ID>) D: L. V1 ]$ ]; m7 N6 [! X
*   <N Well Resistor ID>
; `% I* z! c. g& l- h+ C7 Y4 G- K+ k, I* Warning:  Layers with Unassigned FRINGE Capacitance.2 D) b# T# t  D" j5 m
*   < Base Resistor ID>1 c4 `( N( v0 A
*   < Diff Resistor ID>
. ^* p- V- ?* J4 N9 c; z0 x*   <N Diff Resistor ID>9 y5 L- U) z" H- q0 t) q
*   <oly2 Resistor ID>
2 a- ^% s; W3 e4 i( E% w0 u& F*   <oly Resistor ID>4 [4 ~& g. [, }1 V' e, v
*   <MOS Capacitor ID>
6 h9 _9 t& Z: @# m9 d  R" P2 {*   <NMOS Capacitor ID>4 E4 K3 {3 S4 K, u+ G
*   <oly1-Poly2 Capacitor ID>" ~( U  v8 ~$ o; k
*   <ad Comment>1 U- i; f2 b9 o6 `9 c! Y4 s, N
*   <N Well Resistor ID>
$ z3 @9 M9 B: f% M0 F2 \# X* Warning:  Layers with Zero Resistance.
. H: x! T+ H4 N/ _*   < Base Resistor ID>) p" O& C3 t! ]$ v' ]  [
*   <MOS Capacitor ID>
, e4 E3 E2 G9 R/ d* M' j; \3 b/ H*   <NMOS Capacitor ID>
) S! x% t  M: T# x*   <oly1-Poly2 Capacitor ID>3 D, i4 I& o$ H3 e: S
*   <ad Comment>" S. V  d& q4 P& ?) H
5 o: I8 Z6 [7 l8 t3 J
* NODE NAME ALIASES
7 D1 x7 c- v: ]*       1 = A (4.5,-6)
$ b/ G) S( O' @. O( \' P*       2 = Y (17,-5.5)
8 P, a/ d  t# i4 C( k" x*       3 = GND (21,-23.5)
4 m" M7 t6 y8 c*       4 = VDD (21,17)
- k7 J) b9 `9 d7 U1 c/ ~
8 w* F9 ^, O- b* M& ]) {.include 'ml2_125.md'
/ X: R+ ^- q4 P# L. g& tM1 Y A VDD VDD PMOS L=2u W=9u
; D) z& h( R/ j7 s* M1 DRAIN GATE SOURCE BULK (14 1 16 10) - ^2 c: c, z5 |- O. C. M! F
M2 Y A GND GND NMOS L=2u W=5u
$ @; Y) K6 i$ l# J* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9) % i; P& f0 N! n# Q) v
* I0 C+ F7 I! p: ]+ r: i2 P9 C
* Total Nodes: 4
  l, O6 i) c# ~3 i: Y2 M' s* Total Elements: 2% M+ N+ [+ v8 B" k* k
* Total Number of Shorted Elements not written to the SPICE file: 0
& R- A; Y8 X% e0 l' V6 Q* Extract Elapsed Time: 0 seconds
  u  ?2 n/ U" O7 b.END
( F4 |4 }6 j* y) o----------------------------------------------
' S/ T0 \8 d9 ^3 ]我也只加入.include 'ml2_125.md'  這行命令而已
8 u0 g9 Q1 m( Y! M
, w: |" }7 N! \- E+ o; b  {8 g: L# o5 s
麻煩大大有空時 看一下唷   ,在此先謝謝您^^
" Q0 \+ F5 T6 S( x% E; T* [/ Q! m3 Y( E
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for : s+ e7 q( V- Y( s
* Main circuit: INV! h" d/ P$ Q  y- D/ M
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
( ~; E$ X! |7 y9 K4 z" s- w# zM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
, v( \1 t% B/ V% q* End of main circuit: INV
. E9 b- N2 u/ H! L1 l1 _1 F# }+ u% l/ h4 \
layout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好
# x7 d% f  T/ S9 {/ M您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。
* p2 G+ f# }, e+ O! z0 W我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:6 T1 [1 C& K% p8 e& {* q; [
# L! A3 `5 ^+ c
開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc3 y# s  {3 ^& z- k
                                                               schematic netlist選項  選擇INV.sp3 C$ @9 x4 [6 e2 A# e, b
                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路
. z. @$ A( D: r+ D  e; T                                                                                                                          徑與檔名     .out+ Q6 S7 F7 ^* v" ?) p" g
# l; H# Y& B) ]4 q# u2 _
                                            overwrite  existing  output   files 也打勾/ @- I* v! Y$ g+ ~  T* d' e
最後直接執行F5 來RUN  ' y( F+ v* M  O( Z6 G. l1 p

0 e4 w9 f# n* g2 L8 o不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下# D# |$ [: P6 t( l* b
* Main circuit: INV
/ G4 x0 H2 W% H; Y- eM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u 5 y+ c* b$ ^- O8 e9 [7 l* Y
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u/ |# M4 [; U6 C. O" u2 [1 e
* End of main circuit: INV. I0 n; |0 y- a6 `/ Q
+ e9 t3 g, ?( Z! ^/ j
layout刪除, Q: f! p9 k% {& l. Y
.include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式/ J& u6 }; N4 u) A4 H) i- o
目前還不知道要怎麼用
% O7 @4 H/ j+ Q% V希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^
, A' t# l9 S. z1 O! u, v! R- s小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
$ ^( w6 E# \8 g8 y6 v" R+ W% k# a7 z小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!1 f) h" u, I3 E  j: S9 J
( n; u* U4 {, D  g) F2 O
學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
; `- x6 }9 p  w: `. t  W& M: t: {. O" j因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
1 `/ N& Y2 k. U& w
/ l1 s/ U1 ~/ i- Z( L( }# }0 c小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^, u3 H& O1 u. A3 r( }, k
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><' a. O: B  V  {7 S. Z
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,
8 g6 y1 A/ z, u: Q  j" Y: y! ~
5 [2 t' p9 n. [' b' \* y9 ]CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
+ T; Q7 v% d0 Y3 z9 r; u% N4 z! k# n9 l& I0 S) W. X. c
謝謝各位學長們的資料了  ?8 Z# d, D1 P0 t0 {) h
1 g! z/ \' M, M9 ?* P9 Y
謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大
" G, i' M9 ?" H6 S3 |% r請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:. b6 B0 Y, @; T  B! z
could not run simulation.
/ f7 L2 w$ ?( E5 }4 k$ A# Kplease check your  dependencies.: ?! v. |  I. P9 ?2 }( v1 P
然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示
! g8 `) P7 p9 M' U: tqueued 的狀態。: V8 d+ h% V9 m- s) n
不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息# r$ r7 X% L+ y7 P4 b" ^6 C
8 _- B( G: u( d6 R' |- o
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!+ w' K( j$ d* @# M
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?( C3 j' I. S: N! M
但小妹下指令如下:
" [: x- u, B/ h- `' G0 C.power  vdd 0ns  100ns9 D& u- [2 \3 @) _, }1 k  q
跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!1 P& [3 b2 D1 [! Q& j( ]
麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.07 v, H6 J- t* \0 Y+ ^  _

! W: i% Z7 x  ovdd需和電路中之電源名稱相同
1 B) {. X: M; J/ G! x& I
0 r& |# R0 w& G9 L6 J& w電源一般就如上列所是就可以了) e" r! [, Y$ P3 T  V
% a- ~7 `  P/ S7 n" |
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
& h9 ^5 A  i$ |* {0 T, ]0 }不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎? ) C: ^( \: c+ d. l+ y$ _. U
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…. q' m# p+ C9 A) b9 d
圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
" S: l2 q# m5 v* }# a; [/ n" N謝謝m851055的協助^^
( u" W5 s9 d% _* u. A4 m$ i+ U小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
6 Z+ s6 |" W; W+ N! M小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
7 j  f0 j6 o6 J' d1 E' X

6 L8 N/ e: }  U應該是Cadence 以及Laker等大軟體
4 C( J+ X4 ^$ H' O% t/ H4 Y2 c$ L一般人無法取得個人的license吧XDDD
6 \8 c; t$ I  q& q' }& C也就少人寫了$ U8 H7 i1 i4 w' x
而學校自己都會有人在training,所以囉~, @/ C; \2 i; H
書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-4 12:00 PM , Processed in 0.129517 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表