請教power on reset電路??

ainge

請問各位先進, power on reset電路的工作原理??
# c& U5 N) g9 e& a* |( l2 ~或是有相關的資料呢?
Thanks!!

monkeybad

Power-on reset have two tasks
1. Ensuring that the processor starts at a known address.
2. Hold the reset signal until three events have occurred:
(1)the system power supplies have stabilized at the appropriate level;
( F- `  u% \" f) W; M9 c6 h(2) the processor’s clocks have settled;
(3) the internal registers have been properly loaded
8 N7 R9 d  x! C
電路設計難度在於通常要求非常省電(<3uA) 而且在切換電壓要求越來越低時會越來越難設計
以前舊的架構是用R C去做delay
在比較現代的IC是用OSC Clock做delay 假如在配合DFF就可以做switch debounce
0 I* B% k* b% I' _) |立琦有出一顆RT9801A/B 可以參考一下 另外MAXIM也有出相關的也可以參考
. }& L0 q0 M9 p# M3 Z
我以前有設計過一顆 但是我是看很多家的datasheet自己拼湊的
/ M4 T& w7 K0 V7 H雖然規格不是完全符合但是還可以用
- O+ }/ d6 J" x至於真正的電路是怎樣弄的還請有經驗的人提供一下意見吧
' K, x) P* [1 V/ q6 z+ y2 v' q' l
/ [  ~# ]. n" s% \' o2 W6 ]大致上我的電路原理是這樣
基本上就是 先產生一個參考電壓 通常是用bandgap去做
* b, F- i& Z. i  B/ K然後在把輸入電壓接到很多個串聯電阻做分壓
5 E8 K/ i: _9 b: V) G然後把電阻的分壓與bandgap電壓用一個比較器做比較 得到一個trigger的信號
& y& ]+ @8 G+ k5 z這個trigger信號經過一個delay機制 delay機制是用OSC震出一個clock還有經過一連串DFF來達成delay的效果
' j+ h) S* s- p7 o然後系統在剛開始Power on時就會送一個reset的信號
5 ?$ X0 T" }$ s/ S( j" w3 B現在用這個trigger信號去把reset信號鬆開 (用邏輯閘去做運算就可以了)
) ^6 z7 I; C! l& N8 d也就是原本強制reset的信號可能是low 現在經過一段時間鬆開後便為high 然後系統就開始正常的工作了
# _, x4 S" v8 p. l6 Z  i
另外還有切換電壓時要加一些類似遲滯電壓的電路 以免電壓有noise或是不穩忽上忽下 reset就一直在那邊切來切去

[ 本帖最後由 monkeybad 於 2007-8-3 05:01 PM 編輯 ]

sjhor

哈哈  說的很清楚唷!!
# u" n2 F: o- |4 b& D2 p不過以上的電路都相當的複雜!!
3 ^, V  R0 o8 F& Y3 g/ I+ u若是  IC 內部所需要的 Power On Reset 電路!!
/ T" k# c7 c' c2 `; ^通常是簡單的RC充放電加上 有遲滯的 inverter 就可以唷!!
這個  只有在 Power On 瞬間才會吃電  其他時候都不會有電流!!
我想  如此應該就夠唷!!
. i  T& k2 |  C不需要太精準的電壓轉換值和精準的 delay time 的時候非常好用唷!!
) c& {. I! C  p9 r: j# y! U+ s
" Q) G( O  v! P: C/ B+ q至於電路!  trace or 找人家的 patent 就非常多多唷!!

finster

補充一下我們自己的作法
1 n! K9 r! v& y! N我們也是用R-C的方式來作,不過,是用diode-connector 的MOS R和MOS C作R-C
& I5 A# E" }0 Z( f, k! ?另外,我們不用inverter,而是用schmitter trigger(中文該是翻作史密特)來取代inverter,因為Power ramp的時間在不同的系統下會有所不同,而且Power noise也是無法確定的,故而用schmitter trigger來製造出一個window,使得抗Power ramp noise會有比較好的效果
- M  U* ]5 Z8 u, M再來,因為使用R-C,故而schmitter trigger的input端並不是最高電位,會使得schmitter trigger在Power supply穩定後有current在消耗,為了避免這個現象,我們會在R-C的連接端用一個weak PMOS,當Power ramp未達穩定時,這個weak PMOS為OFF,同時Power-on-Reset處在reset的情況
1 w4 i" y( y* H- ^在Power ramp檼定後,Power-on-Reset處在off的情況時,weak PMOS為ON,讓R-C端拉到最高電位,使得schmitter trigger不會有任何current在消耗

klim

回復 2# monkeybad
6 F" v8 k; T. ^4 |# C! T8 K
5 w, M& W1 E! U3 l  }7 v0 {
    請問您的"遲滯電壓"circuit怎麼設計?