用HSPICE跑simulation出現time step too small的錯誤

d8731502

用HSPICE跑simulation出現time step too small的錯誤
我的電路大多是Analog的，不知道各位先進是否有遇過
( Q6 C' V; ~2 ~要如何解決?

staric

不收敛造成，电路的工作点不太对，或者有复杂回路，需要从电路上调试

billywei

我當初在跑大電路的時候有遇到過類似的問題
結果沒有人可以幫我..= =
最後自己去翻Hspice的手冊
0 A4 p- ?, f8 f, V; X  `終於找到我要的解答
你在.tran xx xx 後面加上一個uic指令
也就是說 修改後換變成
.tran xx xx UIC
# P2 V1 L; H; T* D9 N! [希望對你有幫助

phoenixson

disclosure of DC evaluation causes that.adding some little resistor or capacitor somewhere in the circuit may be resolve the problem.

super

我以前碰到這樣 就對比較敏感的節點設初始值就好了
你可以試看看 ...
. Z! F9 {, n) w$ G- N( _

rossbug

遇到這種問題,我的作法同樓上的,加些.ic 值下去
8 l8 G/ R- l; r9 u但小弟有個問題,若是跑hb的掃描遇到無法收歛該怎麼辦
我是跑iip3 (mixer)

ted628

加上 itl4=100 去強制跑 up to 100 iteration 看看。
9 t5 S, f6 y0 x& P7 e* S
簡單來說，遇到不收斂的情況，tool 會把 time step 減小，
6 o% V* Q( \: `4 y5 P; E然後再 run 一次，一直重複下去直到收斂或是達到最高 iteration 數。
+ Q% Q) t  d  \. h( ~
改 itl4 到 100 是強制 tool run 100 次，基本上是不會影響到其餘的模擬，
因為會收斂就在前面幾個 iteration 就收斂了，只有那些難收斂的 node and time 才會需要用到高 iteration。

wwm101

这种现象也有可能是电路设计出了问题了
5 X( s6 f! v6 E$ E+ f. W+ ?可以先自己检查下电路看看

chilun

同意樓上 "wwm101" 的建議, 因為我也遇過一樣的狀況, 結果是 netlist 寫錯了..接錯線..

yhchang

通常遇到 time step too small 的問題
消極的作法就是  把你暫態分析的取樣點取寬一點
積極的就是  去找 HSPICE on-line document中的 關於 收斂的那一個chapter
去改變 迭代或者是 求下一個點時的積分方式  或許原來不收斂的電路
就會因此收斂了.

7 f% |: L$ T8 U: a" [2 [- s0 L在我們公司的話  如果 ruin HSPICE不能收斂  通常會去跑其他的類比TOOL
(比如ADM,ELDO,NANOSIM,....)看看會不會收斂 或者是換TOOL的版本
' v* J& d& F( h6 q) c0 A- i$ {比如  HSPICE  2001.4 與 2003.1 這兩種版本的收斂性與準確性 其實就有點不太一樣

basil

**warning** autoconvergence is invoked, trying method=gear.

: F) y9 v1 I* l2 }


  x  {3 U9 ~- c9 `4 h, F" Q6 ^ **error**  internal timestep too small in transient analysis

! p" a8 M9 ^6 Z" E& }4 F          time =  0.21502E-07;  delta =  0.32432E-17;  numnit = 25222

' j& W3 y" M- L! _
" P! O, m. Q+ n, Y0 L4 M **diagnostic** tran convergence failure.
& p) l: T" y3 I7 Z  Z you can disable autoconvergence by setting trcon=0, and try other options.
我的提示是这样，大家看看是怎么回事

wellsjong

你貼的這個error message對debug沒有太大幫助，基本上大家說的對於如何解決不收斂的問題，都是對的。有好幾種作法，都可以嘗試一下，我這裡還有一個作法是，你的voltage source不要一開始就拉上去，把DC source改成pwl從0拉上去，有時也可以解決。

d_day

原帖由 billywei 於 2007-5-22 04:34 PM 發表
6 [4 `/ a4 @& y. j* ]) _8 D我當初在跑大電路的時候有遇到過類似的問題
結果沒有人可以幫我..= =
最後自己去翻Hspice的手冊
* h5 `9 R! M' P" S4 q' s1 U終於找到我要的解答
你在.tran xx xx 後面加上一個uic指令
也就是說 修改後換變成
; A. f! ?: t% E- G4 R.tran xx xx UIC
! Q$ O" p! f" O% Y, e希望對你 ...

( K4 B# H% B. ?/ S1 k+ R
Please set .ic/.nodeset first if you want to use UIC.

d_day

Nonconvergence issue.
) ~, J( A2 P: x1 u; eEach tool has some options to help convergence. Just as others said, you can try to set initial condition, check danling nodes,  or loose tolerence, etc.

60743

電路或許有錯也不一定，甚至body接錯也有可能?

60743

1. 有可能電路有錯，請檢查
2. 特殊電路，如inv chain，可在其中的某節點設個起始值

pepe188

1. 可以試試.option method =gear.
2. 可能電路有錯, 可找找電路中哪個元件導致不收斂, 然後針對那部份的小電路做驗證.

tony9211

盡量讓所有點一開始為 0 在開始往上拉試試看