Sansen讀書會...

賴永諭

slide 154
2 q, a2 s! P. V6 f* R3 HA gain of 1000 is expected.
# U6 ]& q+ w; L1 }=>應該是 A gain of 100 is expected.

賴永諭

Slide1524:
Slide 0128 Vout/ic=1/2gm3ro1

補充內容 (2019-1-8 11:06 AM):
4 D( W, O4 c! `% t8 L( xSlide1524: iout/ic=1/2gm3ro1
! {9 u9 B! h6 F4 \  y6 R
補充內容 (2019-1-8 11:08 AM):
Slide1525: iout/Vinc=1/RB*1/2gm3ro1

賴永諭

Slide 1312:
6 K' n7 O0 Y! G0 ~# N# c5 C5 wInput shunt: Current mixing輸入電阻變小
/ f2 v5 i. c; C: u8 |3 FInput series: Voltage mixing輸入電阻變大
Output shunt: Voltage sampling輸出電阻變小
Output series: Current sampling輸出電阻變大

賴永諭

slide 0731
需要4各bias 點~
6 [$ |, o2 V8 }& `
6 c: w7 s, C! y* \- o  P7 eside 0732
$ Q. s& {: \: R3 F4 N只需要3各bias 點~
( h# W# D# q2 @7 _' F3 AM2 D 端的極點比slide更遠

賴永諭

slide 097
! W2 G0 G- K) s  e/ j- d, mIt is the output gm3 divided by the load capacitance CL. It is normally set at two to three times the GBW
$ \$ M# n2 e3 Z. z# V1 u8 \/ f* edepending on the phase margin required.
=> 更正
0 y* b7 _; T4 U7 l+ g" y8 sIt is the output gm2 divided by the load capacitance CL. It is normally set at two to three times the GBW
& [5 U1 C' X6 x4 g! |depending on the phase margin required.

賴永諭

賴永諭 發表於 2010-7-13 03:49 PM
2 j$ B# N! x; D; U: k/ F7 `( P回復 32# tuza2000

上面說明有誤～
. f7 Y/ ]! A. Z2 P4 M2 k& B實際上左邊diode connect pmos gate 與右邊M6相接

賴永諭

Slide 0346: Input M2 base, OUT M3 base(Series- Series feedback)
! `' q- x5 c4 JCurrent sampling, Voltage mixing; 增加輸出電阻, 減少輸入電阻
2 `& k1 F' y4 Q  Q所以Rm增加beta

賴永諭

Slide 2264: gm max=1/2(W*C1*C1/C3)
5 }! n- q! B1 i- fRef: silde2219
Start-up of oscillation 可知

賴永諭

Slide 025
5 @$ @) Q5 o& F* E+ g0 w4 CNoise will be explain in detail in Chapter 4.

賴永諭

slide 0444
Noise of a current mirror with series R:
& R# Z4 v) t0 J2 f. L5 G5 N3 `前面的R小於1/gm時, 為什麼iout noise 隨的電阻增加而變大?!
還是只是示意圖來說明, 此時的電晶體noise 是大於電阻的noise~~~
. o' S$ |/ j+ u+ e  O; ^謝謝~~幫忙回附一下
) K7 V# o2 |$ S6 e) h

賴永諭

slide 0513
4 Q( H. K+ E+ |: @8 Y. s% z分享一下~~這張Gain bandwidth說明如下
1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
2. DC gain*-3dB bandwidth=GBW。
3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta；只有DC gain=1/beta。

賴永諭

slide 0513
7 b1 b# c' W. N* o/ r8 T分享一下~~這張Gain bandwidth說明如下
1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
/ i9 Z7 ^4 y5 Q) P* I1 _) d2. DC gain*-3dB bandwidth=GBW。
3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta；只有DC gain=1/beta。

賴永諭

slide 2222
4 W0 G( f* Z- B2 B( s0 [. l" ]: D; W2 J$ LVerify that RB>1/(RsC3^2Ws^2)
: e; |+ f+ b( |* r
=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
所以RB應該大於1/(RsC1^2Ws^2)

賴永諭

slide 2222
) [) s: t( J2 t3 [Verify that RB>1/(RsC3^2Ws^2)

6 j4 R+ |/ ^( }' }  @=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
- Z. M% j* y) j7 i, s所以RB應該大於1/(RsC1^2Ws^2)

賴永諭

slide 2222
Verify that RB>1/(RsC3^2Ws^2)

+ l* M: s, `: w# o& t2 w=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
, p- y& T5 r0 k: z) d5 F; @/ J8 v2 y6 G所以RB應該大於1/(RsC1^2Ws^2)
# J: V8 K) m9 E0 f; g

賴永諭

slide 2222
! ]" s( C5 Q# G. i* oVerify that RB>1/(RsC3^2Ws^2)

=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
  S1 Y7 q$ p" A: Z4 f4 N) N用RB 來biasing 應該要大於1/gmA 電阻
- k2 `0 W9 a7 q所以RB應該大於1/(RsC1^2Ws^2)

賴永諭

slide 2264 Calculation of gmA

# Z* U$ ?, A5 Dgmmax 應該是C1WC1/2C3

. d2 q' s+ h9 N1 w- C! j8 z, l=>ther/2=gmax/(Ceff x ws)^2可推算出來

賴永諭

賴永諭 發表於 2024-3-4 04:01 PM
4 r. G7 {. j) d% J/ Q; N: r8 P4 fslide 2222
Verify that RB>1/(RsC3^2Ws^2)

gmA~ 4RsCL^2Ws^2
1 t# X& Z$ b6 I' E, rand 4WsCL^2/QCS

賴永諭

RIP

+ n3 {# ?6 u+ k8 ZIn Memoriam : Willy Sansen (1943-2024)
% w9 H$ s; S6 N7 H, F2 e+ w
- l8 b$ L) Q) H& W  {" I1 `https://bbs.eetop.cn/thread-968254-1-1.html

賴永諭

Design of Crystal Oscillators
+ c5 T$ Q0 z" x# }, s9 O0 Cslide 2255補充資料：Two stage ring oscillator analysis

https://drive.google.com/file/d/ ... Hq/view?usp=sharing