|
台積電設計建構行銷處資深處長Suk Lee 表示:「藉由創新來實現最佳的新製程技術,一直是台積電與新思科技長期合作的重點。而為了因應3D電晶體的複雜性(complexity),我們提前布局並擴大與新思科技的合作,以發揮FinFET技術的價值。有了通過台積電認證設計自動化工具,雙方的客戶便可充分利用FinFET技術。」
0 n% n! v7 ?; ^2 W% S' c, G# q' z2 v9 w
新思科技設計事業群產品行銷副總裁Bijan Kiani表示:「針對N16 FinFET製程開發的Galaxy設計平台V1.0認證是台積電與新思科技在創新技術上合作的成果。我們與台積電以及許多共同客戶一起合作,開發出完整、有效率以及經過驗證的流程(flow),讓設計人員能充分利用FinFET技術,開發出最先進的設計。」 * ]% t# I& z( |9 f5 S2 G+ V
$ N9 G2 G" |- }, C6 [( k' T關於台積電N16 V1.0認證解決方案
; J4 C$ [% G+ B Z$ U9 E* D/ J& Y8 u3 \" k) I$ r, _8 H- K* w- J. C* R
新思科技Galaxy™設計平台提供支援台積電16奈米FinFET製程的工具與方法論,包括:
# A* V8 J0 b$ w. R
$ T6 Z; J% e) t· IC Compiler:先進技術支援16奈米FinFET量化規則(quantized rule)、FinFET格線置放規則(grid rule)以及先進的優化方法論,包括PBA與 GBA時序關聯及低電壓保持時間(hold time)校正,以達最佳效能、功耗及面積。
$ b4 j& ?" o: r) I4 \( M7 ?6 {! F8 H- ~5 K4 C0 W
· IC Validator:利用DRC及DPT規則檢查(rule compliance check),檢驗FinFET參數,包括邊界(fin boundary)規則和expanding dummy cells。
8 E" h, ^* T: A( f* b
! u: R/ F. u3 y+ b5 v/ h) o+ }· PrimeTime:先進波形傳播(waveform-propagation)的延遲計算(delay calculation),提供FinFET製程所需的絕佳STA簽核(signoff)正確性。
2 Y' m1 [2 S0 I; n
* W" U$ I& F6 }1 b0 D· StarRC:首創使用FinFET「實際剖繪資訊(real profile)」,為正確的電晶體層級(transistor-level)分析,提供最準確的MEOL(middle-end-of-line) 寄生元件參數擷取(parasitic extraction)。
- x3 e$ C2 Q z5 z, N: e1 l8 d) l& M7 d. ~) P1 j" Z* l( V
· HSPICE、 CustomSim 和FineSim:針對最新FinFET設計進行的FinFET裝置建模(device modeling)及精確電路模擬。此外,CustomSim具備新的電子遷移效應(electromigration)和IR電壓降(IR-drop)分析。
( l; p8 k5 J4 x8 X: O0 _- z8 j% ^. y* g$ K. c( j/ ~" U: {7 t
· Laker:支援複雜的FinFET鄰接規則(abutment rules)、雙重曝光(double-patterning)、MEOL中段層和其他先進節點的設計要求。 |
|