|
• 高性能 – 在28nm製程下高達1.3GHz$ I. c: r: p1 V2 P+ D: y2 {5 E( o
• 針對基帶應用而優化且功能強大的向量DSP引擎
9 O9 t. d* P: L3 L B* ?$ v• 在全部向量上支援定點和浮點(IEEE相容) ISA
1 L) w' ]( t8 R& ] _• 以一組混合用於DSP卸載的優化硬體引擎,實現軟體定義架構
, B, i M, X6 x; Q% ]• 提供廣泛的緊耦合加速模組(TCE – 緊耦合擴充)
% T; q5 D( D. W5 c. m• 經由 ARM® AMBA® 4 ACE™,使用包括硬體快取記憶體一致性的先進資料快取記憶體,實現完全的快取記憶體功能
2 S! h0 z# d8 s; c6 T0 Q8 q$ C g• 使用混合的ARM AMBA 4相容匯流排和快速互連(FIC) 匯流排,實現先進的系統互連
, @0 K4 \0 O- n5 c- v• 自動化資料通信管理提供完全平行的硬體加速管理,無需DSP干預" Z+ M5 ?5 h1 ~! u( _) y
• 動態工作調度實現均衡的系統設計,根據系統負載進行執行時間任務分配
* s; W& h. C, Q9 h! P ]7 z: A
! M* P$ _- o, e# M J& j由這些特性所帶來的整體成果是一功能非常強大的DSP架構,可讓客戶滿足任何無線基礎設施使用案例的需求,包括基帶:從小型基地台 (Pico, Metro)到大型基地台和cloud RAN (C-RAN)、Wi-Fi卸載、無線回程,以及遠端無線電頭(radio head)等。
" ]. [0 y- c) f6 B' c$ L0 Y6 g; c! K6 e$ G, E0 B
ARM嵌入式業務行銷副總裁Charlene Marini表示:“由於資料消費需求持續性的強勁增長,從而對無線網路帶來新的挑戰,我們很高興與CEVA合作來滿足全球各地企業和消費者的需求。下一代無線基礎設施可以使用異質性多內核處理器來實現,這種處理器將ARM的高性能、低功率處理器藉由高性能的快取記憶體相干互連(cache-coherent interconnect)而與CEVA DSP和硬體加速器相互結合。CEVA所推出的CEVA-XC4500正是此一演進過程中的一部分。”3 N7 @% v$ O! Z4 H7 D
( P4 W4 j- x4 x( U z9 m- o
另外,CEVA-XC4500 DSP架構還有CEVA-Toolbox™的支援;CEVA-Toolbox™是一完整的軟體發展環境,整合有用於先進向量處理器的Vec-C™編譯器技術,讓整個架構可以使用C語言來進行程式設計。整合式的模擬器和分析器可提供完整系統的精確建模,包括:快取記憶體、DMA控制器、介面、緊耦合擴展等等。此外,CEVA-Toolbox包括一套首次用於CEVA-XC4500的全新LTE/LTE-Advanced eNodeB程式庫,與現有用於Wi-Fi、TD-SCDMA、WCDMA、HSPA+等豐富的程式庫套件相輔相成。 |
|