|
• 高性能 – 在28nm製程下高達1.3GHz4 w. u$ ]$ b# ?
• 針對基帶應用而優化且功能強大的向量DSP引擎
1 s1 i* @2 b! Q4 v• 在全部向量上支援定點和浮點(IEEE相容) ISA- i+ Z; R* ^& {/ h
• 以一組混合用於DSP卸載的優化硬體引擎,實現軟體定義架構
9 q4 n0 z* t4 @6 P# s \/ u2 U2 h• 提供廣泛的緊耦合加速模組(TCE – 緊耦合擴充)
( c* a+ Y, h* N( m, r& X6 C/ }• 經由 ARM® AMBA® 4 ACE™,使用包括硬體快取記憶體一致性的先進資料快取記憶體,實現完全的快取記憶體功能
" l. E' P: W s8 ^• 使用混合的ARM AMBA 4相容匯流排和快速互連(FIC) 匯流排,實現先進的系統互連: f* n" Q( w* s& p
• 自動化資料通信管理提供完全平行的硬體加速管理,無需DSP干預 j+ C5 o- Y7 q
• 動態工作調度實現均衡的系統設計,根據系統負載進行執行時間任務分配& R; _( I5 ~8 Z- Q
; e! N2 y4 h" ]/ P0 N. b9 k( y
由這些特性所帶來的整體成果是一功能非常強大的DSP架構,可讓客戶滿足任何無線基礎設施使用案例的需求,包括基帶:從小型基地台 (Pico, Metro)到大型基地台和cloud RAN (C-RAN)、Wi-Fi卸載、無線回程,以及遠端無線電頭(radio head)等。) a" D# m0 S2 p# w6 x
2 R" ^+ q- x6 ]1 ?, i- R
ARM嵌入式業務行銷副總裁Charlene Marini表示:“由於資料消費需求持續性的強勁增長,從而對無線網路帶來新的挑戰,我們很高興與CEVA合作來滿足全球各地企業和消費者的需求。下一代無線基礎設施可以使用異質性多內核處理器來實現,這種處理器將ARM的高性能、低功率處理器藉由高性能的快取記憶體相干互連(cache-coherent interconnect)而與CEVA DSP和硬體加速器相互結合。CEVA所推出的CEVA-XC4500正是此一演進過程中的一部分。” ^" B9 g: K8 V7 d& p' S8 d! Y7 u, U' ^
! h* t$ u5 J! k# D7 `" r0 c另外,CEVA-XC4500 DSP架構還有CEVA-Toolbox™的支援;CEVA-Toolbox™是一完整的軟體發展環境,整合有用於先進向量處理器的Vec-C™編譯器技術,讓整個架構可以使用C語言來進行程式設計。整合式的模擬器和分析器可提供完整系統的精確建模,包括:快取記憶體、DMA控制器、介面、緊耦合擴展等等。此外,CEVA-Toolbox包括一套首次用於CEVA-XC4500的全新LTE/LTE-Advanced eNodeB程式庫,與現有用於Wi-Fi、TD-SCDMA、WCDMA、HSPA+等豐富的程式庫套件相輔相成。 |
|