|
All Programmable 7 系列FPGA目標參考設計2 X$ M$ n) l, i7 y( E: W
, {0 ?+ K9 j7 s1 _+ [/ I
隨著Vivado設計套件2012.3版本的發佈,賽靈思可擴充其支援Kintex™-7 和Virtex®-7系列 All Programmable FPGA的目標參考設計 (TRD)陣容,協助設計人員進一步提升設計生產力。目標參考設計具備預先驗證、效能最佳化的架構設計,而且可讓設計人員針對客戶的客製化需求作修正。
s G4 u/ {7 n5 I* F3 l0 @- Y# j6 A% g" @# m# ~$ X4 ~+ \4 v
· Kintex-7 FPGA基礎目標參考設計透過高度整合的PCIe®設計展現了Kintex-7 FPGA 的功能,而高度整合的PCIe®設計則運用效能最佳化的DMA引擎和DDR3記憶體控制器提供10 Gb/s的端對端傳輸速度。
5 n( b& T, u- d
# e! g7 L4 f3 D# P6 I/ Z6 d% T· Kintex-7 FPGA連結目標參考設計提供高達20 Gb/s的單向傳輸速度,其搭載了雙網路介面卡(NIC) 、Gen2 x8 PCIe端點、多通道封包DMA、DDR3緩衝記憶體、 10G乙太網路MAC,以及符合10GBASE-R標準的實體層介面。
8 ?0 o5 M. u @5 D" c; _, ?+ A, l* h, k
· Kintex-7 FPGA嵌入式目標參考設計提供了一個完備的處理器次系統,內含GbE、DDR3記憶體控制器、顯示控制器,以及其他標準處理器週邊功能等完整功能。1 |% S0 B) v$ J3 m+ k9 _% N- Z& H
" P) N" Y9 r# y9 b, r/ o, F
· Kintex-7 FPGA DSP目標參考設計包含了具備運作時脈可超頻高達491.52 MHz的數位升/降頻轉換功能的高速類比介面。
5 ^. v- r3 o- c- e( B9 K1 l
9 R3 k" T0 [. S% Y, ` 全新Vivado設計套件供應時程
4 h9 B9 E7 X+ I% B8 h" l' M
; V7 N' H9 u/ K 賽靈思將針對尚在保固期內的ISE設計套件邏輯版本和嵌入式版本客戶提供Vivado設計套件,而ISE設計套件DSP版本和系統版本客戶則可獲得Vivado設計套件系統版本,其中包括Vivado高階合成工具,客戶皆不需要支付額外費用。 |
|