|
回復 9# finster
: Z0 K6 Q3 K; W9 A, c' U' c( h! V) E {6 K B6 H; P
5 t$ H2 x/ o7 F
Dear Finster大大% N' Y7 s6 j2 i% [. Z
- U( o7 ?3 p: f' z, s! s
附檔是我自己去歸納的兩個圖,對不起那麼晚回,因為案子剛告一段落,比較有時間來吸收~: m o: o/ ?& d* H
6 Z' T- R7 x2 d. }' ~
前面提的問題第二點low-drop我懂了,後來回想一下問的有點蠢...//@__@\\...0 i# ]- C" K2 i
+ i4 A- S1 i% m) m. a- m1 ^ 第一點問題部份F大大有說到,其實nmos/pmos皆可,所以我就再龜毛點,畫圖歸納了優缺點,而且討論起來比較清楚,! U) H. y1 b. o
在比較方面依照/消耗功率/面積/drive能力/這邊事實上nmos都優於pmos(去看電流公式就知道了),如果要好的PSRR用PMOS比較好,這些都可以理解,% f9 J) N9 H6 a# o1 F" s
現在我比較疑惑的事2/3/4點的比較,分壓電組考量為何都用PMOS?Load /Line Regulation..pmos/nmos哪個好?(附表有公式定義)$ M; K8 M2 X1 ~* A( B" o* ?0 c
還有你有提到第四點VGS/VSG範圍要大比較好,所以我大膽的假設下面的看法,如果我有說錯,請F大大指教,2 Y0 {, ]+ \, U; q" H/ b
首先,就我說知,LDO是希望power mos工作在線性區,有時候可能會跑到飽和區,但是希望是在線性區,但是絕對不可能在截止區,
5 o' b' _/ ^, t! L 再來就可以討論我畫的圖了,就之前說提的如果vo=3v<0.5vdd(12v),所以使用nmos,可是我劃的圖,電壓變動範圍比較大的應該是使用pmos(0v~11v),
+ A) f3 C' t1 f$ A# A, ?+ T' D+ d 那另外一張圖事假設如果vo=9v>0.5vdd(12v),所以使用pmos,這點可以理解,因為pmos電壓變動範圍(0v~11v)比使用nmos範圍(10v~12v)還大,: B9 q% ^! D- A( \
所以我的認知是不管是vo多少,如果單存考量電壓範圍,使用pmos就對了....大膽假設說完了,如果有說錯,請F大大糾正~謝謝~
0 J+ H4 m' S+ _' [( Q+ s. J6 b$ m$ j3 E0 Y
) Y) s8 @1 J8 M2 T7 | (PS.我沒有貼過圖,不知道貼不貼的上去?又想賺RDB錢的我~)
) I& j2 E! b7 Q' E& V$ h (PS2可以在貪心的問一下F大大嗎?有沒有好的LDO-PAPER可以給小弟我看,可以讓我自己去讀,就不用發問那麼多,也可以自己去設計,不過我沒有RDB錢//$__$\\) |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|