|
回復 9# finster 9 [( x0 J/ o& ]6 e- v% B
7 D/ w' `- _. h4 ?. D. l! {& X% e ]! f* T+ Z$ j6 l( C
Dear Finster大大
) |2 W f* U6 \% D8 l8 h3 |) _# p7 m* I: |8 f2 e {: i6 z
附檔是我自己去歸納的兩個圖,對不起那麼晚回,因為案子剛告一段落,比較有時間來吸收~! ] J# d0 H$ L5 i. Q+ z
+ ?/ g6 @; t- [3 \* s3 O- s# Y+ y
前面提的問題第二點low-drop我懂了,後來回想一下問的有點蠢...//@__@\\...
! m% }) `6 z; r' o) B3 {. I4 Z. e. K- `; u' _
; |5 z# k* H, W, K 第一點問題部份F大大有說到,其實nmos/pmos皆可,所以我就再龜毛點,畫圖歸納了優缺點,而且討論起來比較清楚,9 T7 M4 V8 }' V
在比較方面依照/消耗功率/面積/drive能力/這邊事實上nmos都優於pmos(去看電流公式就知道了),如果要好的PSRR用PMOS比較好,這些都可以理解,, Q0 O- r9 |( |9 J
現在我比較疑惑的事2/3/4點的比較,分壓電組考量為何都用PMOS?Load /Line Regulation..pmos/nmos哪個好?(附表有公式定義)
* w' q3 m6 l$ L 還有你有提到第四點VGS/VSG範圍要大比較好,所以我大膽的假設下面的看法,如果我有說錯,請F大大指教,
' Q5 A5 p; [! f$ ^! \9 \ 首先,就我說知,LDO是希望power mos工作在線性區,有時候可能會跑到飽和區,但是希望是在線性區,但是絕對不可能在截止區,
* q1 s( Q, m2 Z7 l W; W9 U 再來就可以討論我畫的圖了,就之前說提的如果vo=3v<0.5vdd(12v),所以使用nmos,可是我劃的圖,電壓變動範圍比較大的應該是使用pmos(0v~11v),& X; Q2 \4 o3 }
那另外一張圖事假設如果vo=9v>0.5vdd(12v),所以使用pmos,這點可以理解,因為pmos電壓變動範圍(0v~11v)比使用nmos範圍(10v~12v)還大, b! a2 L4 Y1 [3 K$ I- I; ]
所以我的認知是不管是vo多少,如果單存考量電壓範圍,使用pmos就對了....大膽假設說完了,如果有說錯,請F大大糾正~謝謝~8 L9 k- d8 v/ L$ e( Y
( g7 t* o+ n1 C4 U: V- P: {
& K$ _/ k. w1 `% d9 d, Q9 o* j (PS.我沒有貼過圖,不知道貼不貼的上去?又想賺RDB錢的我~)" `& \- N" s: d' [7 H* m1 S
(PS2可以在貪心的問一下F大大嗎?有沒有好的LDO-PAPER可以給小弟我看,可以讓我自己去讀,就不用發問那麼多,也可以自己去設計,不過我沒有RDB錢//$__$\\) |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|