|
回復 9# finster
% L8 K2 Q$ R- m) H, U
0 A! I; z r5 _0 I; J0 j3 h7 [2 c+ a3 \
Dear Finster大大, K0 ?& {/ R: Z# |, \
( o( H. m, c& j C& M! @ 附檔是我自己去歸納的兩個圖,對不起那麼晚回,因為案子剛告一段落,比較有時間來吸收~9 W9 J- l/ ^! D6 \& v
- Z( ^! L1 Z. [) [ 前面提的問題第二點low-drop我懂了,後來回想一下問的有點蠢...//@__@\\...
7 g9 g$ W. J- Z* I/ k2 u
" Z, S6 ~' z4 ], Z+ v( B 第一點問題部份F大大有說到,其實nmos/pmos皆可,所以我就再龜毛點,畫圖歸納了優缺點,而且討論起來比較清楚,
! A. h( t: f# V 在比較方面依照/消耗功率/面積/drive能力/這邊事實上nmos都優於pmos(去看電流公式就知道了),如果要好的PSRR用PMOS比較好,這些都可以理解,
) |" K* O! j: B 現在我比較疑惑的事2/3/4點的比較,分壓電組考量為何都用PMOS?Load /Line Regulation..pmos/nmos哪個好?(附表有公式定義)+ U9 j9 V( `# e, p
還有你有提到第四點VGS/VSG範圍要大比較好,所以我大膽的假設下面的看法,如果我有說錯,請F大大指教,
* H0 U5 `5 K M% Z# ^9 Q N& k 首先,就我說知,LDO是希望power mos工作在線性區,有時候可能會跑到飽和區,但是希望是在線性區,但是絕對不可能在截止區,
7 V7 I8 @" P- ]% E$ i 再來就可以討論我畫的圖了,就之前說提的如果vo=3v<0.5vdd(12v),所以使用nmos,可是我劃的圖,電壓變動範圍比較大的應該是使用pmos(0v~11v),
) d7 O4 F- K" l4 P) d3 B 那另外一張圖事假設如果vo=9v>0.5vdd(12v),所以使用pmos,這點可以理解,因為pmos電壓變動範圍(0v~11v)比使用nmos範圍(10v~12v)還大,+ s6 e; c1 c$ c- D$ k0 D% A: [8 y7 N
所以我的認知是不管是vo多少,如果單存考量電壓範圍,使用pmos就對了....大膽假設說完了,如果有說錯,請F大大糾正~謝謝~. W; s6 x! C9 L6 Q$ w+ g
5 g6 O) ?' _0 ^1 x
' B1 h: U2 c& n0 m; D! h' l9 ]
(PS.我沒有貼過圖,不知道貼不貼的上去?又想賺RDB錢的我~)
2 k4 _7 Q+ ?( ^ (PS2可以在貪心的問一下F大大嗎?有沒有好的LDO-PAPER可以給小弟我看,可以讓我自己去讀,就不用發問那麼多,也可以自己去設計,不過我沒有RDB錢//$__$\\) |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|