|
回復 9# finster / P' C$ K9 Y4 V$ O7 _
# ~! u ]4 Z! W/ s; K0 l4 ?' w
) Q$ f4 i `0 _- u5 J' a Dear Finster大大
# i0 n! `( l* k) h7 Y$ P+ o
* G/ s1 g: e+ P% ? 附檔是我自己去歸納的兩個圖,對不起那麼晚回,因為案子剛告一段落,比較有時間來吸收~
' w* E# F- J! M9 C& T# ]. D O, m
7 C% {! E. n3 Q/ t- N: Y2 ^ 前面提的問題第二點low-drop我懂了,後來回想一下問的有點蠢...//@__@\\.... D$ T' q0 J2 @" r W: }* G$ Y. _$ _
9 s- m, G, ]2 K8 x: | G7 O 第一點問題部份F大大有說到,其實nmos/pmos皆可,所以我就再龜毛點,畫圖歸納了優缺點,而且討論起來比較清楚,
4 m' x. O) W, Z7 _7 W 在比較方面依照/消耗功率/面積/drive能力/這邊事實上nmos都優於pmos(去看電流公式就知道了),如果要好的PSRR用PMOS比較好,這些都可以理解,
8 E+ m7 E5 h& f9 \- ~% Z$ p 現在我比較疑惑的事2/3/4點的比較,分壓電組考量為何都用PMOS?Load /Line Regulation..pmos/nmos哪個好?(附表有公式定義)
$ M2 L1 h( D: w% h 還有你有提到第四點VGS/VSG範圍要大比較好,所以我大膽的假設下面的看法,如果我有說錯,請F大大指教,& ?; Q9 g' p8 {# o6 S
首先,就我說知,LDO是希望power mos工作在線性區,有時候可能會跑到飽和區,但是希望是在線性區,但是絕對不可能在截止區,
4 v1 X" _: P8 v( @ 再來就可以討論我畫的圖了,就之前說提的如果vo=3v<0.5vdd(12v),所以使用nmos,可是我劃的圖,電壓變動範圍比較大的應該是使用pmos(0v~11v),
1 K( b6 g' V+ H; h0 R 那另外一張圖事假設如果vo=9v>0.5vdd(12v),所以使用pmos,這點可以理解,因為pmos電壓變動範圍(0v~11v)比使用nmos範圍(10v~12v)還大,) N8 x" K* w! x2 x6 n6 J$ u- f% U
所以我的認知是不管是vo多少,如果單存考量電壓範圍,使用pmos就對了....大膽假設說完了,如果有說錯,請F大大糾正~謝謝~, f( U0 ^0 X v8 C$ w
% f8 M% n( V5 y: \+ u' K3 X
0 M' F$ [- s% w6 c6 \" ~1 B (PS.我沒有貼過圖,不知道貼不貼的上去?又想賺RDB錢的我~)8 I3 {1 M5 b( n+ z2 {7 w) t: W
(PS2可以在貪心的問一下F大大嗎?有沒有好的LDO-PAPER可以給小弟我看,可以讓我自己去讀,就不用發問那麼多,也可以自己去設計,不過我沒有RDB錢//$__$\\) |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|