|
回復 9# finster # P& p" I. P/ c- B
5 f3 g `" f: d9 K
/ Q# i$ L- x! _1 _- w0 I" O& s* @ Dear Finster大大" t% R6 p. a4 x) \. e; T+ x1 [
& S7 }9 k2 ?' ?4 ? 附檔是我自己去歸納的兩個圖,對不起那麼晚回,因為案子剛告一段落,比較有時間來吸收~5 f0 V" \; W& B$ j1 w. F) `" `. g
! L& y4 q3 K+ D" ^
前面提的問題第二點low-drop我懂了,後來回想一下問的有點蠢...//@__@\\..., g1 K* D+ S3 k' ^' W
7 ?& L% a5 F/ D
第一點問題部份F大大有說到,其實nmos/pmos皆可,所以我就再龜毛點,畫圖歸納了優缺點,而且討論起來比較清楚,# m9 @4 a4 w+ Y+ ~& P4 m; V
在比較方面依照/消耗功率/面積/drive能力/這邊事實上nmos都優於pmos(去看電流公式就知道了),如果要好的PSRR用PMOS比較好,這些都可以理解,
f* S: X' {1 j# r6 P 現在我比較疑惑的事2/3/4點的比較,分壓電組考量為何都用PMOS?Load /Line Regulation..pmos/nmos哪個好?(附表有公式定義)7 I* \" B A+ h- o( \8 x6 h
還有你有提到第四點VGS/VSG範圍要大比較好,所以我大膽的假設下面的看法,如果我有說錯,請F大大指教,
. [/ T/ m" L7 o- |# w( |6 b4 B% ?+ k 首先,就我說知,LDO是希望power mos工作在線性區,有時候可能會跑到飽和區,但是希望是在線性區,但是絕對不可能在截止區, A- O/ q8 ~4 l1 G& c/ J0 K
再來就可以討論我畫的圖了,就之前說提的如果vo=3v<0.5vdd(12v),所以使用nmos,可是我劃的圖,電壓變動範圍比較大的應該是使用pmos(0v~11v),
! Y3 s" i0 ~. E8 S7 v- R 那另外一張圖事假設如果vo=9v>0.5vdd(12v),所以使用pmos,這點可以理解,因為pmos電壓變動範圍(0v~11v)比使用nmos範圍(10v~12v)還大,
2 J E k4 I( ~; Q% G1 X1 z" F 所以我的認知是不管是vo多少,如果單存考量電壓範圍,使用pmos就對了....大膽假設說完了,如果有說錯,請F大大糾正~謝謝~7 [3 L! I/ i; c. {5 {1 e
* j2 t7 H9 T- V! U# @/ N1 o ) w( r2 N( V' x1 O3 v- A
(PS.我沒有貼過圖,不知道貼不貼的上去?又想賺RDB錢的我~), `/ C( e& u- g- G& j% K. I
(PS2可以在貪心的問一下F大大嗎?有沒有好的LDO-PAPER可以給小弟我看,可以讓我自己去讀,就不用發問那麼多,也可以自己去設計,不過我沒有RDB錢//$__$\\) |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|