Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
4 G8 v, H  z* o+ A) ~( m8 N3 x& m
  l4 O! u+ S; m  c% J1 I1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號
5 n+ N8 @# c' f0 m7 c
*輸入端的描述
. _/ f2 ~, Y( S9 F$ C- v# C; Xvd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
& h; e5 Q. ?' x" ~3 T1 a
# j! O5 g' @" x; k9 @% q
這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？
8 B: x9 J/ S- }: V5 h: o3 p3 D6 ^
& \% N0 ~& n! [+ K0 u3 T6 {

6 ]# D+ s1 q4 X7 Z; j7 \7 Q) B
2.求雙端輸出的gain

*讀取輸出端的描述
- i, O0 f3 b8 {4 @, u/ M.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
7 ^0 n' c3 @& O. Q* t3 L.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
9 M9 k% N6 k  [+ j* \* W
我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑
- d9 }9 m& p, f/ |, p# ?) m& u+ q
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
6 j( a: j1 B4 `. y+ d(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)

1 o( `$ [9 f) Y$ K) u; u
& b3 q5 q; p$ ~1 y& a# x再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
7 L6 l5 `$ r+ U$ i8 K/ ^! P4 C8 X這要怎麼求呢？
, t; p7 H  M' i


3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
; y6 g7 F4 Q- p" \/ a但是雙端該怎麼寫？
" ?  Z. \0 j" ?2 \& t9 y) O另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
1 y- U) o; z; E) X1 e/ K: x
還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
3 f: P, O: \/ u' \* Q1 B7 n" D因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值




4.輸入共模範圍 與 輸出擺幅
. G% I3 P" y9 I% J
這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？


" e6 c% d4 d+ N/ y' E+ B& ?

: `! g! e# B% Y以上問題
& _5 ^7 r1 B9 p! k  S; O/ Y( \- ]請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
$ }& [  L" p: G# P/ f9 t% p在網路上看到一些例子，特別把mos寫成並聯好幾個
& x, X  M7 ^( n4 ]+ W" h1 cmp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
, n; j. f! x- Y$ N這兩種寫法有什麼差別嗎？(模擬或layout上)
% E, ?1 B  _. {* k如果不用下面的寫法會有什麼缺點？




: N( M) u6 e- E  d: ~. Y( J/ f附上小弟寫的folded cascode(輸入為PMOS) netlist:
4 }* T! W  W% s$ Q4 l
folded
.global vdd vss

.option acout=0

/ R5 ~% [" t9 V" ^! @- K.option post=2
$ I+ M$ K% g2 X2 Q4 p. x0 a.option probe
$ ~. ?3 J; p9 ^( I
! P3 x- l% Z; y+ l4 m" _: x! r: n8 X.protect
.lib ./rf018.l tt
9 N- o9 Q' c8 g8 S7 j5 G. V.unprotect

mp1 1 in1   7 vdd pch l=0.35u w=30u
0 c- Z5 h( |) ?" qmp2 2 in2   7 vdd pch l=0.35u w=30u
* l, H: `( D0 E8 qmp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
' Q; K. t% T! Bmp7 7 b1 vdd vdd pch l=0.35u w=50u
4 q+ t  k# @  wmn1 out2 b2 1 vss nch l=0.35u w=5u
5 z% E6 P6 r5 j, |$ gmn2 out1 b2 2 vss nch l=0.35u w=5u
! R* `/ {+ F5 {6 Mmn3 1 b3 vss vss nch l=0.35u w=25u
) S7 B( k5 F8 o# {! Wmn4 2 b3 vss vss nch l=0.35u w=25u

$ I0 n5 e# h6 G- _1 x. }) E! J*輸入端的描述
, K! X" c& k# N  ]vd 9 0 dc 0 ac 1
- Y3 P  i& I& w& M, ?. S0 mevd1 in1 8 9 0 0.5
) L' i: f% u; H0 V+ r2 M# Yevd2 in2 8 9 0 -0.5
5 N  L1 K: F$ K1 I4 U* xvcm 8 0 dc 0
$ ~& j; }7 J) {7 H; I6 Qvdd vdd 0 dc 3.3v
+ s4 Y* C* l/ ~. `0 |1 |vss vss 0 dc -3.3v

vb1 b1 0 2.4
vb2 b2 0 -1.2
vb3 b3 0 -2.4
: _, k& Y0 p6 X: N. h# ?  C
' I& x: c. [2 A% T* r/ J.op
7 ?5 P" V7 t- g) {/ Z.ac dec 10 100 100g

*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
. z/ T* h- b: q7 ?$ ~, T
.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
7 T5 K! m8 c' E! k, ^因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
- q/ E$ ]- P6 f在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
3 T3 I6 t; Y; c這兩種寫法有什麼差別嗎？(模擬或layout上)
5 }) u2 v* m' M! A8 E, ~: G# S======================================
3 Z* A& ?8 h3 K2 {我絕得啦！雖然width感覺都相同
7 F1 i0 B% ]  r1 G- f) m& E$ L但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
$ h: i- s# N0 v0 p" |希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
$ j' D6 W. P: ?3 d可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
/ ^0 H  C, r1 h6 E5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
# _+ L" Q9 Y7 d$ o) V謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~