|
我是數學系畢業的, 於民國90年轉入IC設計,
; q5 l1 i' Q" c, T' d1 j撰寫Verilog確實不難, 大約半年就可出師了,
P' a2 t6 W' t+ E$ c7 z又加上有FPGA可以驗證, 所以出錯的機率著實不高,
: A: e3 Y+ C2 ~) _, k5 c% n q但那只能說function work, 要達到量產, 還有一段距離,
0 Q0 Y( m3 b- G0 x- }以下是我經驗:
& Y% T: T) d I/ X& W1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
+ P W( N2 ?4 [" F" n# ` 最難的就是analog與digital interface,
# r' A! S, s! |# x, H7 m 常常就是analog simulation ok, digital用FPGA verification也ok,% ~) V% R ^8 J
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.4 @) Y. J. p; e U \) e8 ?. O1 }$ G
2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,' a+ K( I, `* a4 ?# e | c
但要怎麼把die size縮小, 那就是一門學問了.+ X# L$ S" f$ i; x2 c7 H
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,1 p; ]& \7 C6 R5 ]3 A
但要怎麼把測試的覆蓋率提高, 又是個挑戰.2 o0 c' y2 k/ H; x
4. 另外, 還有一個重要的課題...EMC,
3 h* m( W' t& o" f$ [ 這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.! [( d$ A' x; d% P0 _
5. 最後, 雖然有tool能修改code降低power consumption,
' z2 A7 `% s/ e/ U4 j2 O 但不注意對正常function有時會影響到, 所以需要一些經驗值.
I& c8 p3 S# d5 u% Z) ^以上就是我的看法, 給大家參考. |
|