Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
12
返回列表 發新帖
樓主: kyokanasaki
打印 上一主題 下一主題

[市場探討] 眾人都會IC設計

[複製鏈接]
21#
發表於 2010-10-10 15:12:07 | 只看該作者
even 是digital IC
2 t8 D0 @" n1 b' S說難不難,說容易也不容易,1 K+ t2 P0 w& D
會做的還是缺創意
22#
發表於 2010-10-25 08:10:05 | 只看該作者
編輯觀點:你是否樂見下一代也投身工程師職業?
% {5 K2 I' X% Y電子工程專輯 - ‎2010年10月21日‎+ V' q2 r4 M! I; t

5 {& J2 i& D9 ]% s, A我們常聽EETimes的電子工程師讀者聊到,他們打算阻止自己的子女未來從事相同職業,所持的理由很多種,但大多數人的結論是,在全球化的趨勢下,當工程師幾乎不可能成就一番大事業,也越來越難餬口。 這真是很悲哀…其中一個可能導致的結果,是讓大量人才轉向投入金融服務等 ...
23#
發表於 2010-11-14 12:16:57 | 只看該作者
官大學問大!
. i, W/ i" I. L' \應該說眾老闆(含教授及主管)都會IC設計,8 z5 o, J6 Q5 o
因為他們的知識大多來自下屬及學生的報告," b  d2 {1 s1 }8 [- I
老闆每次都跟客戶吹牛他設計的電路有多難,
; A" D# A7 B, V! H" A實際上那電路根本都是他的工程師幫他設計的.
24#
發表於 2010-11-17 11:35:29 | 只看該作者
回復 23# liger
: e& o) t+ P/ G9 z  U: F
/ l  n6 y# i/ V  A! }% O. y# j- n6 F5 @% h' ~# J
也不全然是這樣, 也許您待的是大公司吧?!
- C2 ^1 e! R) u" D* T若是待start-up, 主管沒一定本事可是沒人會去挖角的....+ B, }, @$ X& d/ V- ?- H1 y
IC設計的功力, 最基本的電路部份有了一定修為之後, 差別就在debug的能力了, m( U" f  S& t
這部份得靠經驗累積....
25#
發表於 2010-12-8 17:02:12 | 只看該作者
感謝24#前輩的回復,的確我的講法有點一概而論,
2 }5 D$ c* x9 k/ L2 q不過通常會出來開design house大多是數位領域出身的老前輩,
( Z  ^3 t3 Z1 z所以是否為類比人才他跟本沒有能力去判斷,; M% i6 e# Q! A! e8 T+ k
且自己很愛面子,以吐嘈別人來裝懂,甚至還會說數位比類比難,
+ w" w+ J2 I, ^+ n下屬還要裝作很受教的樣子.0 S, c7 T, G7 z- _- b& ]& `
累.....(沒辦法花錢是大爺嘛)
26#
發表於 2010-12-30 08:51:58 | 只看該作者
主要看自己是否喜欢,有多大的把握可以做好!
27#
發表於 2010-12-31 08:57:14 | 只看該作者
非常贊同15樓的說法,不見得是資工的,即便是EE科班的也有很多會一些logic就以為自己多強,$ T# r$ l1 `- J' a1 p% M+ P
只是一些騙女生的把戲而已,說實在的真的要訓練一個數位工程師只要三個月的時間.
28#
發表於 2011-1-14 00:04:18 | 只看該作者
微电子设计需要研究所的水平吧 在下严重感觉这样
29#
發表於 2011-1-22 04:30:34 | 只看該作者
说IC设计简单 如果是资深前辈 当然有不同的见地; 如果想做科技攻关, 有能力的话就不会在这里侃侃而谈了吧.
30#
發表於 2011-3-12 09:03:32 | 只看該作者
我適感覺順其自然~  E' o0 {. p9 ?6 \
當你能力夠 又強
; ~; ~4 C( {" u5 k老闆當然會讓你起來
31#
發表於 2011-4-6 18:18:12 | 只看該作者
我是數學系畢業的, 於民國90年轉入IC設計,
3 }" B* f  J$ s撰寫Verilog確實不難, 大約半年就可出師了,# l  u- b& V" s) l! X/ X
又加上有FPGA可以驗證, 所以出錯的機率著實不高,
$ A4 X. Z0 R6 V& [7 H' ~/ g但那只能說function work, 要達到量產, 還有一段距離,5 r7 o8 e2 T6 ^' F! ^6 g
以下是我經驗:( N+ Q. H5 H  N: m% g) N" l0 S# h1 q
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
7 c) ?8 O8 r5 z! _, r    最難的就是analog與digital interface,
" Q+ H5 x6 L: f  N, C, z    常常就是analog simulation ok, digital用FPGA verification也ok,
& i. U8 G3 s/ M+ Z    但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
, ?4 |( n. w) S) ?% K2 B0 k2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,# d- l, N0 Y: _, y
    但要怎麼把die size縮小, 那就是一門學問了.
! c' z% |% Q! [  W( |* ]* \" c3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
! A0 b2 r8 _1 q( r4 b) r( Y  r    但要怎麼把測試的覆蓋率提高, 又是個挑戰.
3 W8 d! u" n: I# G+ ]4. 另外, 還有一個重要的課題...EMC,8 _4 J0 J: ~, I9 c
    這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.0 G' M  k. \6 e1 L
5. 最後, 雖然有tool能修改code降低power consumption,. y2 g6 ]/ U/ g  J
    但不注意對正常function有時會影響到, 所以需要一些經驗值.
1 L5 e, B' v# z3 A. V5 |以上就是我的看法, 給大家參考.
32#
發表於 2012-4-17 17:43:51 | 只看該作者
回復 10# jasonlhb
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-7 11:49 AM , Processed in 0.138518 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表