|
我是數學系畢業的, 於民國90年轉入IC設計,
3 }" B* f J$ s撰寫Verilog確實不難, 大約半年就可出師了,# l u- b& V" s) l! X/ X
又加上有FPGA可以驗證, 所以出錯的機率著實不高,
$ A4 X. Z0 R6 V& [7 H' ~/ g但那只能說function work, 要達到量產, 還有一段距離,5 r7 o8 e2 T6 ^' F! ^6 g
以下是我經驗:( N+ Q. H5 H N: m% g) N" l0 S# h1 q
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
7 c) ?8 O8 r5 z! _, r 最難的就是analog與digital interface,
" Q+ H5 x6 L: f N, C, z 常常就是analog simulation ok, digital用FPGA verification也ok,
& i. U8 G3 s/ M+ Z 但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
, ?4 |( n. w) S) ?% K2 B0 k2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,# d- l, N0 Y: _, y
但要怎麼把die size縮小, 那就是一門學問了.
! c' z% |% Q! [ W( |* ]* \" c3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
! A0 b2 r8 _1 q( r4 b) r( Y r 但要怎麼把測試的覆蓋率提高, 又是個挑戰.
3 W8 d! u" n: I# G+ ]4. 另外, 還有一個重要的課題...EMC,8 _4 J0 J: ~, I9 c
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.0 G' M k. \6 e1 L
5. 最後, 雖然有tool能修改code降低power consumption,. y2 g6 ]/ U/ g J
但不注意對正常function有時會影響到, 所以需要一些經驗值.
1 L5 e, B' v# z3 A. V5 |以上就是我的看法, 給大家參考. |
|