|
雙組 LTC2185/LTC2195 和單一 LTC2165在125Msps時每通道只耗 185mW,並提供76.8dB訊號噪聲比( SNR)效能,以及於基頻提供 90dB 的SFDR。腳位相容的速度等級選擇包括 25Msps,40Msps,65Msps,80Msps和105Msps,每通道功耗約僅 1.5mW/Msps。此外,透過將裝置設於待機(20 mW)或關機(1mW)模式更可節省功耗。550MHz類比全功率頻寬和 0.07psRMS超低抖動,可透過卓越的雜訊效能進行 IF頻率的低取樣。
: F0 n5 D8 z1 u2 ?1 ^! q: Z+ R; o9 a/ B5 |5 [
新元件採用精小 QFN 封裝,使設計者可從彈性的介面選擇中獲益,以將針腳數縮減至最少,而能輕易的配置於 FPGA。此系列元件計畫於 2011年2月推出,並將即刻透過各地分公司提供展示板及樣品。單一 125Msps元件千顆量購計之單價為 $60.00美元起。
5 u) N! I3 c5 E4 \3 V/ o* f) j2 S# p+ h
LTC2165/LTC2185/LTC2195特性摘要
9 M; D9 q* h: `( t- W•- 16位元, 25Msps-125Msps ADC
" J- e4 `" U! u7 `. ?7 K6 W7 j Q•- 76.8dB SNR, 90dB SFDR1 i, {8 X) U g" b. ~: {. t, @
-低功耗: 185mW/Ch (125Msps) ! W5 a# Z- [ ?, e6 m
-單一1.8V供應
" Y/ m1 _! F. x3 ~5 r. a, |-彈性的數位介面 , s- Z: s C/ X7 x, I" V
o LTC2185/LTC2165: CMOS, DDR CMOS 或 DDR LVDS輸出 + @. j! e8 z5 r. D S! A" ~! U F
o LTC2195: 串列 LVDS
# m7 g2 ]" T9 u. o-可選式輸入範圍 : 1VP-P至2VP-P |
|