關於amp的match問題

minzyyl

原帖由 erwbeflkw 於 2009-7-18 08:06 PM 發表
' D& ]  [' \! T; B4 Z! c& d0 ?方案一：
4 s' J5 a0 A1 a3 ]& j  AB     AB
        x
. s6 k+ J$ U# M  BA     BA　　兩個兩個相互共用應該也算common-central
& t2 N5 E3 h- Y% a: `' V, @
* e# P/ R% e$ o# v! l. U3 x如果不共用
　A      B          A      B
- F! [* @' ~: _! z$ |$ s; C        x        X         x
　B      A          B      A   
$ h  X, P: k+ O3 X; {　　 ...

8 P7 w6 b6 l' l& a. [) K* T
方案一勉強算CC,兩兩共用但中間不共用,可能不是很match,其他基本上同意.
( c; W! L2 J7 G/ L" ?: E* }8 S. n
第二种如果不共用,感覺就對稱電流方向考慮應該是最好的,感覺不理想的就是如果電路比較在乎計生電容,也就是說RD比較在乎速度,就不是最佳的了吧? 不知道分析的對不對

songyafan

If you are very care match and the current ,I suggest you use the two, because its match very good than the others, about the current's orientation , you don't share the S/D can be OK.

lnxmj

但是把A,B看成一个整体时，整体间的电流方向是一致的。。。。。。

nebula0911

以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果.
' [' z/ V. w; E5 Z2 O# FRD聽到這個理由一般都會接受.畢竟省面積到處都可能作的到,唯有輸入級的面積是省不了的!!(當然先決條件是RD能認同)

li202

原帖由 nebula0911 於 2009-7-30 03:12 PM 發表
1 y3 c8 R) U5 J$ w8 m, J7 Z以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果.
- k& q1 N: U' l$ `, \" f; d; pRD聽到這個理由一般都會接受.畢竟省 ...

0 T( e4 n- L& }+1
6 w% E3 e* @3 d* d/ d+ u. m* K, H/ c
輸入級的match是最重要的, 他會影響許多性能優劣

lethalkiss1

当然第2种啊
7 _8 m) t6 o4 f- D5 k& A1  面积小
$ Y& Y1 ?8 m' J" T6 c5 _7 }2 drain 面积最小， 与sub 的电容小
3 符合common central  
' J* t3 q! C( g, e  @
4 R+ n' J0 i4 L( W* N. P! b类比电路的mos  match， 最关键是gate基本一致， 这样vt的偏差最小啊，  就算电流方向不一致， 如果有个偏差的话， 那a和b 也是一起偏差的。

L_ju

; B: w( }# {+ T1 |' V% \/ E
$ j/ z7 j6 I7 B+ K( A
1 i* H1 F* x" f0 h' D. Q
( }' J$ @! A! r2 p9 {

antoniocc

請問各位前輩
- X# Z& l* c! O
ABBA       ABBA
& b* i3 N, C0 x5 HBAAB  和  ABBA

這兩種又有什麼差異??

dreamflying61

第二种较好吧！
看你的管子个数而定

garyliao70

we use 3rd method
+ g' _3 p  D) |% dand work well sfdr & snd ok!

minnie0606

回復 1# minzyyl


( P! l' W6 z. `6 K1 J& C    我都用第2種方式~common-centroid
, E+ x" v: n" _9 o: _    省面積~而且特性較好~
    mosㄉ條件一樣~

ONLYFLYSKY

梯度效應考量、ID電流考量。

dlchen

回復 20# minzyyl
1 F) L5 J) T5 d/ p8 _: x
, N0 |2 n! r2 r7 ?我也想知道不共用的理由是什麼?
9 S$ R( m% K; [

ONLYFLYSKY

看元件的剖面圖，能夠共用的是s端或是d端，不同製程之元件能夠共用的點不同，rule與rule的規則。就彼此卡死，AA一定會分段。

minzyyl

前年發的帖子竟然還在。。。
0 @: j) E: i: u" ~4 @
& b3 O/ d; e# m7 v/ m2 I5 H* o現在的認識又多了點。這個例子，應該把STI和WPE算上去，那麼答案就比較明顯了。

ONLYFLYSKY

要看元件的製程，元件之端點是否能夠共用，目前遇到的元件是nmos元件都只能是獨立元件，能排的只是二維格式，因bulk是共用的，s與d共用的機會根本是不可能的
5 d5 @$ c/ k7 V3 Q
依照我這個例子，我會說，看元件製程而定。
9 P: h$ c7 _0 u! M! O事情並沒有絕對，只有合理性，
rd與layout的考慮立場並不相同，唯一能夠說明的只有雙方的溝通了解。而非傾向單一方的說法。